电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

RSB6HM16180427

产品描述20A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK, ROHS COMPLIANT
产品类别连接器   
文件大小530KB,共2页
制造商TE Connectivity(泰科)
官网地址http://www.te.com
标准
下载文档 详细参数 全文预览

RSB6HM16180427概述

20A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK, ROHS COMPLIANT

RSB6HM16180427规格参数

参数名称属性值
是否Rohs认证符合
Objectid2033247669
包装说明ROHS COMPLIANT
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性POLYPROPYLENE, UL 94V-2
紧固方法SCREW
安装类型BOARD
层数1
行数1
通路数16
额定电流20 A
额定电压300 V
安全认证CSA; UL
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
线规12 AWG

文档预览

下载PDF文档
Note:
All part numbers
are RoHS Compliant.
BUCHANAN Terminal Blocks
0.375" [9.53] Pitch, Series RSB6
RSB6RP##1102
Wire
Clamping
Screw
Vertical Mount
Right Angle Mount
.690
[17.52]
.690
[17.52]
.375
[9.52]
Top of
Mounting
Insert L91
.390
[9.90]
.375
[9.52]
.322
[8.17]
Binding Head
Screw
.610
[15.49]
.320
[8.12]
.375
[9.52]
Binding Head
Screw
.610
[15.49]
Material & Finish
Housing Material—Polypropylene
Flammability—UL94V-2
Color—Black
Terminals—Brass,
bright acid tin over
copper plating
Screw—Steel
w/Zinc + Chromate
plating
.060
[1.52]
.032
[0.81]
.320
[8.12]
.360
[9.14]
.440
[11.17]
Barrier Strips
Mechanical Properties
Pitch (Terminal Spacing)—
.375" [9.53]
Screw Size—6-32
Recommended PCB Hole Dia.—
.062" [1.57]
Wire Strip Length—.38"
[9.65]
Recommended Tightening
Torque—12
in-lbs.
Recommended Screwdrivers—
Stanley 1006-4, Sears Craftsman 41581,
Any #2 Phillips-Head
Wire Lug Width (Max.)—8.1mm
[.320"]
.212
[5.38] Min.
.375
[9.52]
Dimensions
Circuits
(not positions)
01
02
03
04
05
06
07
08
09
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
Recommended PCB Hole Pattern
C1
in.
0.37
0.75
1.13
1.50
1.88
2.25
2.63
3.00
3.37
3.75
4.13
4.50
4.88
5.25
5.63
6.00
6.38
6.75
7.13
7.50
7.88
8.25
8.63
9.00
9.38
9.75
10.13
10.50
10.88
11.25
11.63
12.00
12.38
12.75
13.13
L1*
in.
0.84
1.22
1.59
1.97
2.34
2.72
3.09
3.47
3.84
4.22
4.59
4.97
5.34
5.72
6.09
6.47
6.84
7.22
7.59
7.97
8.34
8.72
9.09
9.47
9.84
10.22
10.59
10.97
11.34
11.72
12.09
12.47
12.84
13.22
13.59
C2
in.
0.75
1.13
1.50
1.88
2.25
2.63
3.00
3.37
3.75
4.13
4.50
4.88
5.25
5.63
6.00
6.38
6.75
7.13
7.50
7.88
8.25
8.63
9.00
9.75
9.75
10.13
10.50
10.88
11.25
11.63
12.00
12.38
12.75
13.13
13.50
13.88
LR25557
E63810
Electrical Properties
Ratings—UL
Class B 20 Amps, 300V
CSA Type C 15 Amps, 150V
CSA Type D 10 Amps, 300V
Wire Range—12-22
AWG
Dielectric Withstand—3500V
Environmental Properties
Operating Temperature Range—-
60ºC to +105ºC [-76ºF to +221ºF]
Computing RSB Block Lengths
Direct Mounting
– Use C1 & L1 for
VP, SP, RP mounting options
End Position Mounting
– Use L2 &
C2 for VM, SM, RM, VE, SE, RE
mounting options
For mating socket, see pg. 163.
Hardware Options
J6—Jumpers,
see page 177
L02—Wire
clamp screw, steel,
see page 178
L09—Wire
clamp screw, brass,
see page 178
L01—Binding
head screw,
see page 178
L04—Binding
head screw, brass,
see page 178
Catalog 1308389
Revised 6-07
www.tycoelectronics.com
L2*
in.
1.22
1.59
1.97
2.34
2.72
3.09
3.47
3.84
3.84
4.59
4.97
5.34
5.72
6.09
6.47
6.84
7.22
7.59
7.97
8.34
8.72
9.09
9.47
9.84
10.22
10.59
10.97
11.34
11.72
12.09
12.47
12.84
13.22
13.59
13.97
14.34
2
171
Dimensions are in millimeters
and inches unless otherwise
specified.
Dimensions are shown for
reference purposes only.
Specifications subject
to change.
USA: 1-800-522-6752
Canada: 1-905-470-4425
Mexico: 01-800-733-8926
C. America: 52-55-1106-0803
South America: 55-11-2103-6000
Hong Kong: 852-2735-1628
Japan: 81-44-844-8013
UK: 8706-080-208
DSP中INT等数据类型的字节数
在VC5416中用sizeof查看,总线是16-bit的 int chardouble 分别是 1 1 2 而在PC机上看是 1 4 8 是怎么回事呢? ...
jiafenyong DSP 与 ARM 处理器
请教在MDK中stdlib头文件,fgct等函数无法通过编译
小弟现在需要把浮点转字符串,找到C中有库函数可以实现,gcvt,fcvt等函数,它们是stdlib头文件中包含,可是我使用了之后编译错误时这些函数都没有定义,而sprintf函数却可以使用,请哪位 ......
wwudii stm32/stm8
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。 460212 这个报错很明显,是说你在例化的时候,被例化的模块中有 ......
小梅哥 FPGA/CPLD
CC3200 Out of Box Application例程的一处错误
第一次看到Out of Box例程里的温度时怀疑是不是温度传感器坏了 后来一想可能温度的单位是华氏 对于习惯使用摄氏单位国家的人,这个数值真不好理解 399669 今天翻代码发现一处错误,原 ......
littleshrimp 无线连接
crc16 源代码分享
// Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intell ......
eeleader FPGA/CPLD
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2198  116  244  1220  2060  45  3  5  25  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved