电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

RD-14596D1-544W

产品描述Synchro or Resolver to Digital Converter, Hybrid, DDIP-36
产品类别模拟混合信号IC    转换器   
文件大小417KB,共14页
制造商Data Device Corporation
下载文档 详细参数 全文预览

RD-14596D1-544W概述

Synchro or Resolver to Digital Converter, Hybrid, DDIP-36

RD-14596D1-544W规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Data Device Corporation
零件包装代码DIP
包装说明DDIP-36
针数36
Reach Compliance Codecompliant
ECCN代码EAR99
其他特性BUILT-IN-TEST, PROGRAMMABLE RESOLUTION
最大模拟输入电压11.8 V
最大角精度2.6 arc min
转换器类型SYNCHRO OR RESOLVER TO DIGITAL CONVERTER
JESD-30 代码R-XDIP-P36
JESD-609代码e0
位数14
功能数量1
端子数量36
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料UNSPECIFIED
封装代码QIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
认证状态Not Qualified
筛选级别MIL-PRF-38534
座面最大高度5.69 mm
信号/输出频率400 Hz
最大供电电压5.5 V
最小供电电压4.5 V
标称供电电压5 V
表面贴装NO
技术HYBRID
温度等级INDUSTRIAL
端子面层TIN LEAD
端子形式PIN/PEG
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度15.24 mm
深圳嵌入式培训信盈达嵌入您的技术威力四射
聚焦嵌入式领跑技术前沿,信盈达嵌入式项目开发指导中心拥有一批独特的工程师具备丰富的开发经验—信盈达从事单片机嵌入式等技术开发,技术培训一站式技术提供商,开设的特色课程单片机培训、嵌入式培训、ARM培训、Linux培训等,均由多年开发经验的高级工程师授课,师傅带徒弟方式经验技巧教学,使学员身临其境握手项目开发,更能体现出贴身技术演练之精华。让每位学员都能真正学到高科技技术。所谓只有看准时机,才能快速...
jiessiesun 嵌入式系统
基于DSP+H.264的网络视频监控系统设计
随着英特网的普及,人们可以从网络上得到的信息越来越多。以前,人们只能得到文字和一些简单的图形信息,能够得到的视频信息是很少的。造成这种现象的主要原因是视频信息的数据量是非常巨大的,如果想传输它,就必须有很大的网络带宽,而如此大的网络带宽在现实中是需要耗费巨大的成本才能完成的。视频的编码标准就是在这个前提下被提出来的。   视频编码技术到现在为止已发展了很多年了,各种研究机构和标准化组织也已经提出了...
Aguilera DSP 与 ARM 处理器
电源控制芯片的外置MOS管调整电路
[i=s] 本帖最后由 qwqwqw2088 于 2021-11-17 08:29 编辑 [/i]MOSFET栅极驱动调整电路: R16、R17、R18、D17为了优化外置MOSFET Q1的开关工作,由R16、R17、R18、D17组成一个调整电路,用来调节来自BD7682FJ的OUT引脚的栅极驱动信号(参见电路图)。这个电路会对MOSFET的损耗和噪声产生影响,因此需要一边确认MOSFET的开...
qwqwqw2088 电源技术
异步FIFO结构及FPGA设计
[align=left][b]摘要[/b]:首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。 [/align][align=left][b]关键词[/b]:异步电路 FIFO 亚稳态 格雷码[/align][align=left][b]1 异步FIFO介绍[/b][/align][a...
maker FPGA/CPLD
51单片机之keil下载问题
为什么用keil2编译成功生成hex文件,(下载到单片机中正常)之后如果再修改程序编译后所生成的hex文件下载到单片机中和没修改前一样效果,只能删除原来的工程再新建工程再写程序才可以啊???这样也太麻烦了,记得不是这样的啊,情高手指点!!!...
昂情 51单片机
Vivado工程源码大瘦身
特权同学原创,转载请保留署名Vivado的工程文件包含了源码、IP、设置和各种编译的中间文件,动辄上百MB甚至上GB,非常占硬盘。可以通过以下步骤对编译过的工程进行瘦身,只预留必要的设置、IP和源码,减少硬盘空间占用。打开Vivado工程,在Tcl Console中输入reset_project命令(Type a Tcl command here处输入reset_project后回车),删除所有工...
ove学习使我快乐 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 183  810  825  1019  1441 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved