电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

L-26-92

产品描述Passive Delay Line, 1-Func, 10-Tap, True Output, PSIP14, PLASTIC, SIP-14
产品类别逻辑    逻辑   
文件大小56KB,共1页
制造商SIXNET
官网地址http://www.sixnet.com/index.cfm
下载文档 详细参数 全文预览

L-26-92概述

Passive Delay Line, 1-Func, 10-Tap, True Output, PSIP14, PLASTIC, SIP-14

L-26-92规格参数

参数名称属性值
厂商名称SIXNET
零件包装代码SIP
包装说明SIP,
针数14
Reach Compliance Codeunknown
其他特性MEETS MIL-D-23859; IMPEDANCE TOL. 10%; INPUT RISE TIME 3NS; MAX RISE TIME & TEMP. COEFF. CAPTURED
JESD-30 代码R-PSIP-T14
负载电容(CL)11 pF
逻辑集成电路类型PASSIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量14
最高工作温度125 °C
最低工作温度-55 °C
输出阻抗标称值(Z0)75 Ω
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SIP
封装形状RECTANGULAR
封装形式IN-LINE
可编程延迟线NO
认证状态Not Qualified
座面最大高度6.858 mm
表面贴装NO
温度等级MILITARY
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置SINGLE
总延迟标称(td)50 ns
Spartan-3AN XC3S50AN clock
請問一下, XC3S50AN 在datasheet 有提到 clock range 嗎? 是不是要外接 clock resourse 給 FPGA? 那這顆 FPGA 最大可以到多少? 有人可以幫幫我嗎? 我一直搞不懂, 謝謝...
jeff0725 FPGA/CPLD
分享一个micro USB转串口的板子
原先是打算拿来烧写430的,bsl下载接口有预留,芯片用的是CH340 带正负电源 5V 3V3 -5V 输出 https://bbs.eeworld.com.cn/forum.php?mod=image&aid=320580&size=300x300&key=1d8a35d0cd3eecf9 ......
xutong 单片机
autocad 格式的常用电路封装形式
autocad 格式的常用电路封装形式 网上找到的,希望能对大家有所帮助!...
JasonYoo 测试/测量
SDRAM控制器问题,请帮助
我用华清的程序(实战训练13 SDRAM读写控制的实现与Modelsim仿真),为什么一次写和读总是160*16 用的是mt48lc8m16a2 16位的, (列*行)是4096*512, 貌似用的是全页突发,但也应该是一次读写5 ......
maxcio FPGA/CPLD
STM8s的资料怎么这么少啊?
最近要学stm8s 求指导 求资料分享...
dongsenhao648 stm32/stm8
VC开发驱动怎么设置环境啊。急。
想在VC里面写驱动 但是搭建环境完全不会 哪个好心人给我详细说明。。...
gzzhida 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 820  356  891  2135  494  52  45  48  51  31 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved