MSU2958C40-636J,MSU2958C40-636J pdf中文资料,MSU2958C40-636J引脚图,MSU2958C40-636J电路-Datasheet-电子工程世界

MSU2958C40-636J: 产品描述Microcontroller, 8-Bit, FLASH, 40MHz, CMOS, PQCC44, PLASTIC, LCC-44; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小1013KB，共14页; 制造商Mosel Vitelic Corporation ( MVC ); 官网地址http://www.moselvitelic.com

下载文档详细参数全文预览

MSU2958C40-636J概述

Microcontroller, 8-Bit, FLASH, 40MHz, CMOS, PQCC44, PLASTIC, LCC-44

参数名称	属性值
厂商名称	Mosel Vitelic Corporation ( MVC )
零件包装代码	LCC
包装说明	QCCJ,
针数	44
Reach Compliance Code	unknown
ECCN代码	3A991.A.2
具有ADC	NO
地址总线宽度	16
位大小	8
最大时钟频率	40 MHz
DAC 通道	NO
DMA 通道	NO
外部数据总线宽度	8
JESD-30 代码	S-PQCC-J44
长度	16.5862 mm
I/O 线路数量	32
端子数量	44
最高工作温度	70 °C
最低工作温度
PWM 通道	NO
封装主体材料	PLASTIC/EPOXY
封装代码	QCCJ
封装形状	SQUARE
封装形式	CHIP CARRIER
认证状态	Not Qualified
ROM可编程性	FLASH
座面最大高度	4.7 mm
速度	40 MHz
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子形式	J BEND
端子节距	1.27 mm
端子位置	QUAD
宽度	16.5862 mm
uPs/uCs/外围集成电路类型	MICROCONTROLLER

【米尔MYC-JX8MPQ评测】+ 异构处理器间相互通讯: MYD-JX8MP 配备了一颗异构的 Cortex-M7 协处理器。可以同时运行 Linux 和 RTOS。本节主要介绍协处理器 M7 使用方法。 M7 在运行时可能会涉及到和 A53 核共用资源，这里列举出会冲突资源如下：ECSPI0/ECSPI2, FLEXCAN, GPIO1/GPIO5, GPT1, I2C3, I2S3, UART4, PWM4, SDMA1/SDMA2，所以在一起使用...; bloong 测评中心专版

系统启动一半就不动了，求解。内核文件系统都是用评估板自带的，AM/DM37X—EVM: 终端打印信息如下：Starting kernel ...Uncompressing Linux........................................................................................................................................................ ...; minghui2009 DSP 与 ARM 处理器

分享MSP430 CCS6.2无法启动仿真问题的处理: 在淘宝买了个msp430的仿真器因为熟悉eclipse的开发环境，所以选择用ccs6.2进行开发拿到手的时候，仿真器的固件是v2版本的对新版本的iar和ccs都不支持随后我使用Lite FET-Pro430 Elprotronic 对固件进行了升级升级后新的固件版本随后我打开ccs进行仿真但遇到了如下问题An internal error occurred during:launching tes...; Jacktang 微控制器 MCU

确保汽车无线模块品质的新型RF测试方案: 在各种车辆中，配备多种多样射频接口的模块和设备的应用日益增长。因为这些模块必须满足严格的可靠性要求，所以在调节和最终测试中必须能够获得可再现的测量结果。经过高度有效的屏蔽和严格的设计，罗德与施瓦茨公司的新型RF测试舱设备能够确保对配备射频接口的汽车模块的测试过程中免受干扰。它支持广泛的标准，包括ISM、GSM、CDMA、WLAN和蓝牙。目前，汽车消费者期望购买到制造精良、可靠、最重要是很安全的通...; fighting RF/无线

【工程源码】NIOS II SOPC系统自定义IP常见知识点总结: 本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。封装IP1、将写好的Verilog代码添加在Quartus工程中，IP目录下，（如果没有，自己建一个）2、打开Qsys工具，选择New Component3、name和Display name输入合理的IP名称、输入IP的分组名称或者选择一个合理的分组4、添加文件时，添加这个IP用到的所有文件...; 小梅哥 Altera SoC

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多