DDR DRAM, 64MX4, 0.75ns, CMOS, PBGA60, SOC, BGA-60
| 参数名称 | 属性值 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Mosel Vitelic Corporation ( MVC ) |
| 零件包装代码 | BGA |
| 包装说明 | TBGA, BGA60,9X12,40/32 |
| 针数 | 60 |
| Reach Compliance Code | unknown |
| ECCN代码 | EAR99 |
| 访问模式 | FOUR BANK PAGE BURST |
| 最长访问时间 | 0.75 ns |
| 其他特性 | AUTO/SELF REFRESH |
| 最大时钟频率 (fCLK) | 143 MHz |
| I/O 类型 | COMMON |
| 交错的突发长度 | 2,4,8 |
| JESD-30 代码 | R-PBGA-B60 |
| 长度 | 13 mm |
| 内存密度 | 268435456 bit |
| 内存集成电路类型 | DDR DRAM |
| 内存宽度 | 4 |
| 功能数量 | 1 |
| 端口数量 | 1 |
| 端子数量 | 60 |
| 字数 | 67108864 words |
| 字数代码 | 64000000 |
| 工作模式 | SYNCHRONOUS |
| 最高工作温度 | 70 °C |
| 最低工作温度 | |
| 组织 | 64MX4 |
| 输出特性 | 3-STATE |
| 封装主体材料 | PLASTIC/EPOXY |
| 封装代码 | TBGA |
| 封装等效代码 | BGA60,9X12,40/32 |
| 封装形状 | RECTANGULAR |
| 封装形式 | GRID ARRAY, THIN PROFILE |
| 电源 | 2.5 V |
| 认证状态 | Not Qualified |
| 刷新周期 | 8192 |
| 座面最大高度 | 1.2 mm |
| 自我刷新 | YES |
| 连续突发长度 | 2,4,8 |
| 最大压摆率 | 0.3 mA |
| 最大供电电压 (Vsup) | 2.7 V |
| 最小供电电压 (Vsup) | 2.3 V |
| 标称供电电压 (Vsup) | 2.5 V |
| 表面贴装 | YES |
| 技术 | CMOS |
| 温度等级 | COMMERCIAL |
| 端子形式 | BALL |
| 端子节距 | 1 mm |
| 端子位置 | BOTTOM |
| 宽度 | 8 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
