电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SSB3FT1012113

产品描述15A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
产品类别连接器   
文件大小99KB,共2页
制造商TE Connectivity(泰科)
官网地址http://www.te.com
下载文档 详细参数 全文预览

SSB3FT1012113概述

15A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK

SSB3FT1012113规格参数

参数名称属性值
厂商名称TE Connectivity(泰科)
Reach Compliance Codeunknown
ECCN代码EAR99
紧固方法SCREW
制造商序列号SSB3
安装类型BOARD
层数1
行数1
通路数10
额定电流15 A
额定电压300 V
安全认证UL; CSA
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
线规14 AWG
彩色界面
我在wince下用evc做了一个界面,想问一下怎么把这个界面弄成彩色的,想把按钮也弄成彩色的...
lafargefox 嵌入式系统
Verilog HDL问题
最近写了一个八位共阴极数码管驱动的Verilog的代码,由于是初学所以有很多问题,下面这个是参数定义问题,两天了都没有解决,希望懂的朋友可以帮忙解答一下:module nixie_tube(clk,wei,duan,dataport);//50MHZ时钟输入,wei:数码管位吗,duan:数码管段码,‘0’led亮input clk;output duan,wei;output [7:0]data...
落日归侠 FPGA/CPLD
看到几款应用在广电安防矩阵上的ADI 芯片,很有特色,介绍一下。
[i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 19:58 编辑 [/i]QXGA or 1080p video transmission [/size][/font][/color][/align][/align][align=left][align=left][color=#000000][font=Symbol][size=9pt]·[/size][/font]...
jameswangsynnex 移动便携
时序约束问题
设计在timequest时序仿真时,会出现setup建立时间时序问题。问一下,是不是一定要修改成slack为正才表示工程能正常运行,对于两个引脚间数据延时很大该怎么修改,...
shuxueaw FPGA/CPLD
市场上是不是应该有这样一款FPGA(CPLD)开发板
一个开发板包含FPGA(CPLD)+微处理器+USB PHY芯片包含一个USB口和若干个I/O口USB接到电脑上,通过上位机程序设置不同I/O的用途执行配置后进入工作模式例如开发板可以把P1,P2,P3,P4配置成SPI模式的几条数据线接收USB数据,把数据通过这4条线输出读取SPI数据并通过USB发送到电脑还可以把P1,P2,P3,P4,P5,P6,P7,P8配置成并行输出模式,接高速DAC从U...
littleshrimp FPGA/CPLD
STM32芯片的USB中文资料与实验程序谁有?
STM32芯片的USB中文资料与实验程序谁有?能贡献一下吗?...
LINZI stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 268  687  712  1664  1668 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved