White Electronic Designs
WV3HG32M72EEU-D4
ADVANCED*
256MB – 32Mx72 DDR2 SDRAM UNBUFFERED, w/PLL
FEATURES
200-pin, Small-Outline DIMM (SO-DIMM)
Fast data transfer rates: PC2-6400*, PC2-5300*,
PC2-4200 and PC2-3200
Utilizes 800*, 667*, 533 and 400 Mb/s DDR2
SDRAM components
V
CC
= 1.8V ± 0.1V
V
CCSPD
= 1.7V to 3.6V
JEDEC standard 1.8V I/O (SSTL_18-compatible)
Differential data strobe (DQS, DQS#) option
Four-bit prefetch architecture
DLL to align DQ and DQS transitions with CK
Multiple internal device banks for concurrent
operation
Supports duplicate output strobe (RDQS/RDQS#)
Programmable CAS# latency (CL): 3, 4, 5 and 6
Adjustable data-output drive strength
On-die termination (ODT)
Serial Presence Detect (SPD) with EEPROM
64ms: 8,192 cycle refresh
Gold edge contacts
RoHS Compliant
Single Rank
JEDEC Package
• 200 Pin (SO-DIMM): 31.75mm (1.25") TYP.
NOTE: Consult factory for availability of:
• Vendor source control options
• Industrial temperature option
DESCRIPTION
The WV3HG32M72EEU is a 32Mx72 Double Data Rate 2
SDRAM memory module based on 256Mb DDR2 SDRAM
components. The module consists of nine 32Mx8, in
FBGA package mounted on a 200 pin SO-DIMM FR4
substrate.
* This product is under development, is not qualified or characterized and is subject to
change or cancellation without notice.
OPERATING FREQUENCIES
PC2-6400*
Clock Speed
CL-t
RCD
-t
RP
* Consult factory for availability
PC2-5300*
333MHz
5-5-5
PC2-4200
266MHz
4-4-4
PC2-3200
200MHz
3-3-3
400MHz
6-6-6
January 2006
Rev. 0
1
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com
White Electronic Designs
PIN CONFIGURATION
PIN# SYMBOL PIN# SYMBOL PIN# SYMBOL PIN# SYMBOL
51
DQ18
101
V
CC
151
V
SS
1
V
REF
2
V
SS
52
V
SS
102
A6
152
V
SS
3
DQ0
53
DQ19
103
A5
153
DQS5#
4
DQ4
54
DQ28
104
A4
154
DM5
55
V
SS
105
A3
155
DQS5
5
V
SS
6
DQ5
56
DQ29
106
V
CC
156
V
SS
7
DQ1
57
DQ24
107
A2
157
V
SS
8
V
SS
58
V
SS
108
A1
158
DQ46
9
DQS0#
59
DQ25
109
V
CC
159
DQ42
10
DM0
60
DM3
110
A0
160
DQ47
11
DQS0
61
V
SS
111
A10/AP
161
DQ43
12
V
SS
62
V
SS
112
BA1
162
V
SS
13
V
SS
63
DQS3#
113
BA0
163
V
SS
14
DQ6
64
DQ30
114
V
CC
164
DQ52
15
DQ2
65
DQS3
115
RAS#
165
DQ48
16
DQ7
66
DQ31
116
WE#
166
DQ53
17
DQ3
67
V
SS
117
V
CC
167
DQ49
18
V
SS
68
V
SS
118
CS0#
168
V
SS
19
V
SS
69
DQ26
119
CAS#
169
V
SS
20
DQ12
70
CB4
120
ODT0
170
DM6
21
DQ8
71
DQ27
121 NC/CS1# 171
DQS6#
22
DQ13
72
CB5
122
NC/A13
172
V
SS
23
DQ9
73
V
SS
123
V
CC
173
DQS6
24
V
SS
74
V
SS
124
V
CC
174
DQ54
75
CB0
125 NC/ODT1 175
V
SS
25
V
SS
26
DM1
76
DM8
126
CK
176
DQ55
27
DQS1#
77
CB1
127 NC/CS3# 177
DQ50
28
V
SS
78
V
SS
128
CK#
178
V
SS
29
DQS1
79
V
SS
129
DQ32
179
DQ51
30
DQ14
80
CB6
130
V
SS
180
DQ60
31
V
SS
81
DQS8#
131
V
SS
181
V
SS
32
DQ15
82
CB7
132
DQ36
182
DQ61
33
DQ10
83
DQS8
133
DQ33
183
DQ56
34
V
SS
84
V
SS
134
DQ37
184
V
SS
35
DQ11
85
V
SS
135
DQS4#
185
DQ57
36
DQ20
86
CB2
136
V
SS
186
DM7
37
V
SS
87
CKE0
137
DQS4
187
V
SS
38
DQ21
88
CB3
138
DM4
188
DQ62
39
DQ16
89 NC/CKE1 139
V
SS
189
DQS7#
40
V
SS
90
V
SS
140
V
SS
190
V
SS
41
DQ17
91 NC/CS2# 141
DQ34
191
DQS7
42
RESET#
92
NC/BA2 142
DQ38
192
DQ63
93
V
CC
143
DQ35
193
DQ58
43
V
SS
44
DM2
94
NC/A14
144
DQ39
194
SDA
45
DQS2#
95
A12
145
V
SS
195
V
SS
46
V
SS
96
A11
146
V
SS
196
SCL
47
DQS2
97
A9
147
DM40
197
DQ59
48
DQ22
98
V
CC
148
DQ44
198
SA1
49
V
SS
99
A7
149
DQ41
199
V
CCSPD
50
DQ23
100
A8
150
DQ45
200
SA0
WV3HG32M72EEU-D4
ADVANCED
PIN NAMES
SYMBOL
A0-A12
ODT0
CK, CK#
CB0-CB7
CKE0
CS0#
RAS#, CAS#, WE#
BA0, BA1
DM0-DM8
DQ0-DQ63
DQS0-DQS8
DQS0#-DQS8#
SCL
SA0-SA1
A10/AP
SDA
V
CC
V
REF
V
SS
V
CCSPD
NC
DESCRIPTION
Address input
On-Die Termination
Differential Clock Inputs
Check Bits
Clock Enable input
Chip select
Command Inputs
Bank Address Inputs
Input Data Mask
Data Input/Output
Data Strobe
Serial Clock for Presence Detect
Presence Detect Address Inputs
Address input/Auto precharge
Serial Presence Detect Data
Power Supply: +1.8V ±0.1V
SSTL_18 reference voltage
Ground
Serial EEPROM Positive Power
Supply
No Connect
Note: 1. NC/CS2#, NC/CS3# (pins 91, 127) are used for 4 rank DIMMs.
2. RESET (pin 42) RESET is connected to both OE of the PLL
and Reset of the register for 72-bit Registered SO DIMM
ONLY.
January 2006
Rev. 0
2
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com
White Electronic Designs
FUNCTIONAL BLOCK DIAGRAM
CS0#
WV3HG32M72EEU-D4
ADVANCED
DQS0#
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM/
RDQS CS#
DQS
DQS#
DQS4#
DQS4
DM4
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM/
RDQS CS#
DQS
DQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS1#
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/
RDQS CS#
DQS
DQS#
DQS4#
DQS4
DM4
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM/
RDQS CS#
DQS
DQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS2#
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM/
RDQS CS#
DQS
DQS#
DQS5#
DQS5
DM5
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM/
RDQS CS#
DQS
DQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS3#
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM/
RDQS CS#
DQS
DQS#
DQS7#
DQS7
DM7
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM/
RDQS CS#
DQS
DQS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQS8#
DQS8
DM8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DM/
CS#
RDQS
DQS
DQS#
SCL
WP
Serial PD
A0
A1
A2
SDA
SA0 SA1
CK
CK#
P
L
L
V
CCSPD
V
CC
V
REF
V
SS
Serial PD
DDR2 SDRAMs
DDR2 SDRAMs
DDR2 SDRAMs
PCK0, PCK4-PCK6, PCK9 -> CK:
DDR2 SDRAMs
PCK0#, PCK4#-PCK6#, PCK9# -> CK#:
DDR2 SDRAMs
CS0#
BA0-BA1
A0-A12
RAS#
CAS#
WE#
CKE0
ODT0
CS#: SDRAMs
BA0-BA1: DDR2 SDRAMs
A0-A12: DDR2 SDRAMs
RAS#: DDR2 SDRAMs
CAS#: DDR2 SDRAMs
WE#: DDR2 SDRAMs
CKE: DDR2 SDRAMs
ODT: DDR2 SDRAMs
NOTE: 1. All resistor values are 22 ohm unless otherwise specified.
January 2006
Rev. 0
3
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com
White Electronic Designs
WV3HG32M72EEU-D4
ADVANCED
ABSOLUTE MAXIMUM DC CHARACTERISTICS
Symbol
V
CC
V
IN
, V
OUT
T
STG
T
CASE
T
OPR
Parameter
Voltage on V
CC
pin relative to V
SS
Voltage on any pin relative to V
SS
Storage Temperature
DDR2 SDRAM Device Operating Temperature*
Operating Temperature (Ambient)
Input Leakage Current; Any input 0V ≤ V
IN
≤ V
CC
;
V
REF
input 0V ≤ V
IN
≤0.95V; (All other pins not under
test = 0V)
Output Leakage Current; 0V ≤ V
OUT
≤ V
CC
; DQs and
ODT are disabled
V
REF
Leakage Current; V
REF
= Valid V
REF
level
Command/Address,
RAS#, CAS#, WE# CS#,
CKE
CK, CK#
DM
DQ, DQS, DQS#
Min
-1.0
-0.5
-55
0
-45
-45
-10
-5
-5
-18
Max
2.3
2.3
100
85
45
45
µA
10
5
5
18
µA
µA
Units
V
V
°C
°C
°C
I
I
I
OZ
I
VREF
* T
CASE
specifies as the temperature at the top center of the memory devices.
RECOMMENDED DC OPERATING CONDITIONS
All voltages referenced to V
SS
Parameter
Supply Voltage
I/O Reference Voltage
I/O Termination Voltage (system)
NOTE:
1. V
REF
is expected to equal V
CC
/2 of the transmitting device and to track variations in the DC level of the same. Peak-to-peak noise (non-common mode) on V
REF
may not exceed ±1
percent of the DC value. Peak-to-peak AC noise on V
REF
may not exceed ±2 percent of V
REF
(DC). This measurement is to be taken at the nearest V
REF
bypass capacitor.
2. V
TT
is not applied directly to the device. V
TT
is a system supply for signal termination resistors, is expected to be set equal
to V
REF
and must track variations in the DC level of V
REF
.
Symbol
V
CC
V
REF
V
TT
Min
1.7
0.49 x V
CC
V
REF
- 0.04
Typ
1.8
0.51 x V
CC
V
REF
Max
1.9
0.51 x V
CC
V
REF
+ 0.04
Units
V
V
mV
Notes
1
1
2
INPUT/OUTPUT CAPACITANCE
T
A
= 25°C, f = 1MHz, V = 1.8V
Parameter
Input Capacitance (A0-A12, BA0~BA1, RAS#, CAS#, WE#)
Input Capacitance (CKE0), (ODT0)
Input Capacitance (CS0#)
Input Capacitance (CK, CK#)
Input Capacitance (DQS0~DQS8)
Input Capacitance (DQ0~DQ63), (CB0~CB7)
Symbol
C
IN1
C
IN2
C
IN3
C
IN4
C
IN5 (E6)
C
IN5 (D5)
C
OUT (E6)
C
OUT (D5)
Min
13
13
13
6
6.5
6.5
6.5
6.5
Max
22
22
22
7
7.5
8
7.5
8
Unit
pF
pF
pF
pF
pF
pF
pF
pF
January 2006
Rev. 0
4
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com
White Electronic Designs
WV3HG32M72EEU-D4
ADVANCED
OPERATING TEMPERATURE CONDITION
Parameter
Operating Temperature
Symbol
TOPER
Rating
0ºC to 85ºC
Units
ºC
Notes
1, 2
Notes:
1. Operating temperature is the case surface temperature on the center/top side of the DRAM. For the measurement conditions, please refer to JEDEC JESD51.2.
2. At 0 - 85
ºC, operation temperature range, all DRAM specification will be supported.
INPUT DC LOGIC LEVEL
All voltages referenced to V
SS
Parameter
Input High (Logic 1) Voltage
Input Low (Logic 0) Voltage
Symbol
V
IH(DC)
V
IL(DC)
Min
V
REF
+ 0.125
-0.300
Max
V
CC
+ 0.300
V
REF
- 0.125
Units
V
V
INPUT AC LOGIC LEVEL
All voltages referenced to V
SS
Parameter
AC Input Low (Logic 1) Voltage DDR2-400 & DDR2-533
AC Input High (Logic 1) Voltage DDR2-667
AC Input Low (Logic 0) Voltage DDR2-400 & DDR2-533
AC Input Low (Logic 0) Voltage DDR2-667, DDR2-800 (TBD)
Symbol
V
IL(AC)
V
IH(AC)
V
IL(AC)
V
IL(AC)
Min
V
REF
+ 0.250
V
REF
+ 0.200
V
REF
- 0.250
V
REF
+ 0.200
Max
Units
V
V
V
V
January 2006
Rev. 0
5
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com
为我们提建议&公告
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
