PLL Based Clock Driver, 7 True Output(s), 1 Inverted Output(s), CMOS, CPGA29, CERAMIC, PGA-29
| 参数名称 | 属性值 |
| 厂商名称 | e2v technologies |
| 零件包装代码 | PGA |
| 包装说明 | PGA, |
| 针数 | 29 |
| Reach Compliance Code | unknown |
| 输入调节 | MUX |
| JESD-30 代码 | S-CPGA-P29 |
| 长度 | 15.24 mm |
| 逻辑集成电路类型 | PLL BASED CLOCK DRIVER |
| 功能数量 | 1 |
| 反相输出次数 | 1 |
| 端子数量 | 29 |
| 实输出次数 | 7 |
| 最高工作温度 | 70 °C |
| 最低工作温度 | |
| 输出特性 | 3-STATE |
| 封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
| 封装代码 | PGA |
| 封装形状 | SQUARE |
| 封装形式 | GRID ARRAY |
| 认证状态 | Not Qualified |
| Same Edge Skew-Max（tskwd） | 0.75 ns |
| 座面最大高度 | 4.117 mm |
| 最大供电电压 (Vsup) | 5.25 V |
| 最小供电电压 (Vsup) | 4.75 V |
| 标称供电电压 (Vsup) | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | COMMERCIAL |
| 端子形式 | PIN/PEG |
| 端子节距 | 2.54 mm |
| 端子位置 | PERPENDICULAR |
| 宽度 | 15.24 mm |
| 最小 fmax | 70 MHz |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
