电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PAL10016P4-2JC

产品描述OT PLD, 2.5ns, CDIP24, CERAMIC, DIP-24
产品类别可编程逻辑器件    可编程逻辑   
文件大小246KB,共4页
制造商Texas Instruments(德州仪器)
官网地址http://www.ti.com.cn/
敬请期待 详细参数

PAL10016P4-2JC概述

OT PLD, 2.5ns, CDIP24, CERAMIC, DIP-24

PAL10016P4-2JC规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Texas Instruments(德州仪器)
包装说明DIP, DIP24,.3
Reach Compliance Codeunknown
架构PAL-TYPE
JESD-30 代码R-GDIP-T24
JESD-609代码e0
专用输入次数16
I/O 线路数量
输入次数16
输出次数4
产品条款数32
端子数量24
最高工作温度85 °C
最低工作温度
组织16 DEDICATED INPUTS, 0 I/O
输出函数COMBINATORIAL
封装主体材料CERAMIC, GLASS-SEALED
封装代码DIP
封装等效代码DIP24,.3
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
电源-4.5 V
可编程逻辑类型OT PLD
传播延迟2.5 ns
认证状态Not Qualified
座面最大高度5.715 mm
表面贴装NO
技术ECL
温度等级OTHER
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度7.62 mm
h05mixddst02v231.lib工艺库
急求h05mixddst02v231.lib工艺库,哪位大神有的希望分享下...
159480 PCB设计
多路复用问题?
如何实现将多路信号转换成单路信号输出...
eeleader FPGA/CPLD
音频电路叠加在一起
[color=#000][backcolor=rgb(230, 246, 230)][font=Tahoma, Helvetica, SimSun, sans-serif]想把手机输出的左右声道叠加在一起,然后功过功放,再推送给一只喇叭。[/font][/backcolor][/color][color=#000][backcolor=rgb(230, 246, 230)][font=Tahoma...
麻袋 模拟电子
EE_FPGA V2.0 原理图
...
chenzhufly EE_FPGA学习乐园
一直对差分线不是很清楚,这块四层板差分线需要包地处理吗,能有哪位大神指导
刚刚从别的行业转行过来,只是参加过一些培训。对一些问题都是一知半解 ,在网上看资料有的差分线要求包地 有的又说包地会影响信号,不知道那种说法更准确一些,或者是那种情况下才会采取上面两种措施,求大神们指点一下...
asionl PCB设计
大神帮帮忙
大神们能不能编写一个基于tms320f2812的他励直流电机控制程序...
zxp196266 DSP 与 ARM 处理器

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 116  1065  1123  1140  1295 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved