电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

TAZG106J020CBLZ0000

产品描述Tantalum Capacitor, Polarized, Tantalum (dry/solid), 25V, 5% +Tol, 5% -Tol, 10uF, Surface Mount, 2611, CHIP, LEAD FREE
产品类别无源元件    电容器   
文件大小193KB,共15页
制造商AVX
下载文档 详细参数 全文预览

TAZG106J020CBLZ0000概述

Tantalum Capacitor, Polarized, Tantalum (dry/solid), 25V, 5% +Tol, 5% -Tol, 10uF, Surface Mount, 2611, CHIP, LEAD FREE

TAZG106J020CBLZ0000规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称AVX
包装说明, 2611
Reach Compliance Codecompliant
ECCN代码EAR99
电容10 µF
电容器类型TANTALUM CAPACITOR
介电材料TANTALUM (DRY/SOLID)
JESD-609代码e0
漏电流0.03 mA
制造商序列号TBJ
安装特点SURFACE MOUNT
负容差5%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法BULK
极性POLARIZED
正容差5%
额定(直流)电压(URdc)25 V
尺寸代码2611
表面贴装YES
Delta切线0.06
端子面层Tin/Lead (Sn/Pb)
端子形状J BEND

文档预览

下载PDF文档
TAZ Series
Including CWR09, CWR19, CWR29 and COTS-Plus
The TAZ part has fully molded, compliant
leadframe construction designed for
use in applications utilizing solder
(Reflow, Wave or Vapor Phase),
conductive adhesive or thermal com-
pression bonding techniques. Each
chip is marked with polarity, capaci-
tance code and rated voltage.
The series comprises ten case sizes
(see dimensional chart below) with
the maximum size V case giving
capacitance values to 470 µF. The C
case, with its non-standard aspect
ratio, is retained as a QPL (Qualified
Product List) only special.
TAZ & CWR09, CWR19, CWR29 CASE DIMENSIONS:
millimeters (inches)
H
S
L
A
W
1
W
Case Length (L)
Width (W)
Height (H)
Code ±0.38 (0.015) ±0.38 (0.015) ±0.38 (0.015)
A
B
C*
D
2.54 (0.100)
3.81 (0.150)
5.08 (0.200)
3.81 (0.150)
5.08 (0.200)
5.59 (0.220)
6.73 (0.265)
7.24 (0.285)
6.93 Max
(0.273)
1.27 (0.050)
1.27 (0.050)
1.27 (0.050)
2.54 (0.100)
2.54 (0.100)
3.43 (0.135)
2.79 (0.110)
3.81 (0.150)
5.41 Max
(0.213)
1.27 (0.050)
1.27 (0.050)
1.27 (0.050)
1.27 (0.050)
1.27 (0.050)
1.78 (0.070)
Term. Width (W
1
)
1.27±0.13
(0.050±0.005)
1.27±0.13
(0.050±0.005)
1.27±0.13
(0.050±0.005)
2.41+0.13/-0.25
(0.095+0.005/-0.010)
2.41+0.13/-0.25
(0.095+0.005/-0.010)
Term. Length (A)
±0.13 (0.005)
0.76 (0.030)
0.76 (0.030)
0.76 (0.030)
0.76 (0.030)
0.76 (0.030)
0.76 (0.030)
1.27 (0.050)
1.27 (0.050)
1.19 (0.047)
S min
0.38 (0.015)
1.65 (0.065)
2.92 (0.115)
1.65 (0.065)
2.92 (0.115)
3.43 (0.135)
3.56 (0.140)
4.06 (0.160)
N/A
MARKING
(White marking on black body)
Polarity Stripe (+)
Capacitance Code
Rated Voltage
E
F
G
H
X**
3.30±0.13
(0.130±0.005)
2.67±0.13
2.79 (0.110)
(0.105±0.005)
3.68+0.13/-0.51
2.79 (0.110) (0.145+0.005/-0.020)
2.74 Max
(0.108)
3.05±0.13
(0.120±0.005)
* C case available in CWR09 series only (non standard)
** X case available in CWR19/CWR29 series only
Case sizes A through E share a common (0.050" nom) height profile, compatible with PCMCIA type II applications. These
allow downsizing in all portable applications, ranging from sub-miniature hard-disc drive (HDD)/computer to portable com-
munications/GPS systems. The F case at 0.070" nom offers the versatility of a low profile design, while allowing capaci-
tance ratings to 100 µF for low voltage filtering applications.
Cases G and H offer lower profile and greater volumetric efficiency than their nearest EIA sized counterparts
(ref. CWR11). These are especially suited to power supply applications. The regular configuration allows for banking
(brickwalling) applications where maximum capacitance with minimal ESR and inductance are required in a limited
board space.
Technical Data:
Capacitance Range:
Capacitance Tolerance:
Rated DC Voltage: (V
R
)
Category Voltage: (V
C
)
Surge Voltage: (V
C
)
Unless otherwise specified, all technical
0.1 to 470 µF
±20%, ±10%, ±5%
4
6
10
16
2.7
4
7
10
5.2
8
13
20
3.5
5
9
12
-55°C to +125°C
data relate to an ambient temperature of 25°C
85°C:
125°C:
85°C:
125°C:
Operating Temperature Range:
20
13
26
16
25
17
33
21
35
23
46
28
50
33
65
40
52
正在竞拍:周立功TinyM0 9月14日12:00-9月15日11:59
出价动态: 起拍价 1000芯币 本活动由EEWORLD开发板流动站支持。活动由来:首先感谢大家对EEWORLD开发板流动站的支持。 这一年来EEWORLD开发板流动站留存下来了一些板子可能比较过时,网友 ......
okhxyyo 聊聊、笑笑、闹闹
【信号处理】一种雷达通用信号处理系统的实现与应用
摘要:鉴于FPGA和DSP各自的优势,FPGA+DSP信号处理架构,已成为信号处理系统的常用结构。但目前此结构处理平台功能固定、通用性差,或对平台的介绍缺乏具体实现。文中针对以上两点提出一种通用 ......
cillyfly FPGA/CPLD
microblaze的一些问题探讨下
请问有没有建立工程的教程,我按照官方网站的教程建立,(用的是ise13.1), 各种无奈啊,遇到的问题: 1、头文件的处理,我把用到的头文件拷到板级包的include文件夹,开始时可以,但是后面 ......
乱起东城 FPGA/CPLD
模拟乘法器(checked)
本帖最后由 辛昕 于 2018-4-8 22:59 编辑 关于这个东西,我后来其实从来没捡起过。 但是,也就没有必要惦记着了。 当然了,每次说到这个东西,都会想起,故人已去~ 在做运放的过程中, ......
辛昕 模拟电子
创建Windows CE操作系统(二)
之前介绍过如何创建一个基本的Windows CE的平台,现在咱就上一次没有提到的部分进行一下补充定制并build OS。 首先,在VS2005 IDE中的View -> Other Windows -> Catalog Items中,添加或者删 ......
星空世界 嵌入式系统
calibrate_delay 的头文件是什么
嵌入式开发,Linux系统,是可以在驱动里面调用calibrate_delay 这个函数的吧 不知道需要包含什么头文件...
gaohang 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2825  1891  749  739  2063  57  39  16  15  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved