UV PLD, 75ns, 128-Cell, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68
| 参数名称 | 属性值 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Cypress(赛普拉斯) |
| 零件包装代码 | PGA |
| 包装说明 | WINDOWED, CERAMIC, PGA-68 |
| 针数 | 68 |
| Reach Compliance Code | not_compliant |
| 其他特性 | LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK |
| 最大时钟频率 | 22.2 MHz |
| 系统内可编程 | NO |
| JESD-30 代码 | S-CPGA-P68 |
| JESD-609代码 | e0 |
| JTAG BST | NO |
| 长度 | 27.9527 mm |
| 专用输入次数 | 7 |
| I/O 线路数量 | 52 |
| 宏单元数 | 128 |
| 端子数量 | 68 |
| 最高工作温度 | 85 °C |
| 最低工作温度 | -40 °C |
| 组织 | 7 DEDICATED INPUTS, 52 I/O |
| 输出函数 | MACROCELL |
| 封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
| 封装代码 | WPGA |
| 封装等效代码 | PGA68,11X11 |
| 封装形状 | SQUARE |
| 封装形式 | GRID ARRAY, WINDOW |
| 峰值回流温度（摄氏度） | NOT SPECIFIED |
| 电源 | 5 V |
| 可编程逻辑类型 | UV PLD |
| 传播延迟 | 75 ns |
| 认证状态 | Not Qualified |
| 座面最大高度 | 5.08 mm |
| 最大供电电压 | 5.5 V |
| 最小供电电压 | 4.5 V |
| 标称供电电压 | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | INDUSTRIAL |
| 端子面层 | Tin/Lead (Sn/Pb) |
| 端子形式 | PIN/PEG |
| 端子节距 | 2.54 mm |
| 端子位置 | PERPENDICULAR |
| 处于峰值回流温度下的最长时间 | NOT SPECIFIED |
| 宽度 | 27.9527 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
