电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

MT8JTF12864HZ-1G4XX

产品描述DDR DRAM Module, 128MX64, CMOS, SODIMM-204
产品类别存储    存储   
文件大小347KB,共16页
制造商Micron Technology
官网地址http://www.mdtic.com.tw/
下载文档 详细参数 选型对比 全文预览

MT8JTF12864HZ-1G4XX概述

DDR DRAM Module, 128MX64, CMOS, SODIMM-204

MT8JTF12864HZ-1G4XX规格参数

参数名称属性值
厂商名称Micron Technology
包装说明SODIMM-204
Reach Compliance Codeunknown
访问模式SINGLE BANK PAGE BURST
其他特性SELF REFRESH; WD-MAX
JESD-30 代码R-XZMA-N204
长度67.6 mm
内存密度8589934592 bit
内存集成电路类型DDR DRAM MODULE
内存宽度64
功能数量1
端口数量1
端子数量204
字数134217728 words
字数代码128000000
工作模式SYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织128MX64
封装主体材料UNSPECIFIED
封装代码DIMM
封装形状RECTANGULAR
封装形式MICROELECTRONIC ASSEMBLY
座面最大高度30.15 mm
自我刷新YES
最大供电电压 (Vsup)1.575 V
最小供电电压 (Vsup)1.425 V
标称供电电压 (Vsup)1.5 V
表面贴装NO
技术CMOS
温度等级COMMERCIAL
端子形式NO LEAD
端子节距0.6 mm
端子位置ZIG-ZAG
宽度3.8 mm

MT8JTF12864HZ-1G4XX相似产品对比

MT8JTF12864HZ-1G4XX MT8JTF51264HZ-1G6E1 MT8JTF12864HZ-1G6XX MT8JTF51264HZ-1G1XX
描述 DDR DRAM Module, 128MX64, CMOS, SODIMM-204 MODULE DDR3 SDRAM 4GB 204-SODIMM DDR DRAM Module, 128MX64, CMOS, SODIMM-204 DDR DRAM Module, 512MX64, CMOS, SODIMM-204
包装说明 SODIMM-204 - DIMM, DIMM,
Reach Compliance Code unknown - compliant compliant
访问模式 SINGLE BANK PAGE BURST - SINGLE BANK PAGE BURST SINGLE BANK PAGE BURST
其他特性 SELF REFRESH; WD-MAX - SELF REFRESH; WD-MAX SELF REFRESH; WD-MAX
JESD-30 代码 R-XZMA-N204 - R-XZMA-N204 R-XZMA-N204
长度 67.6 mm - 67.6 mm 67.6 mm
内存密度 8589934592 bit - 8589934592 bit 34359738368 bit
内存集成电路类型 DDR DRAM MODULE - DDR DRAM MODULE DDR DRAM MODULE
内存宽度 64 - 64 64
功能数量 1 - 1 1
端口数量 1 - 1 1
端子数量 204 - 204 204
字数 134217728 words - 134217728 words 536870912 words
字数代码 128000000 - 128000000 512000000
工作模式 SYNCHRONOUS - SYNCHRONOUS SYNCHRONOUS
最高工作温度 70 °C - 70 °C 70 °C
组织 128MX64 - 128MX64 512MX64
封装主体材料 UNSPECIFIED - UNSPECIFIED UNSPECIFIED
封装代码 DIMM - DIMM DIMM
封装形状 RECTANGULAR - RECTANGULAR RECTANGULAR
封装形式 MICROELECTRONIC ASSEMBLY - MICROELECTRONIC ASSEMBLY MICROELECTRONIC ASSEMBLY
座面最大高度 30.15 mm - 30.15 mm 30.15 mm
自我刷新 YES - YES YES
最大供电电压 (Vsup) 1.575 V - 1.575 V 1.575 V
最小供电电压 (Vsup) 1.425 V - 1.425 V 1.425 V
标称供电电压 (Vsup) 1.5 V - 1.5 V 1.5 V
表面贴装 NO - NO NO
技术 CMOS - CMOS CMOS
温度等级 COMMERCIAL - COMMERCIAL COMMERCIAL
端子形式 NO LEAD - NO LEAD NO LEAD
端子节距 0.6 mm - 0.6 mm 0.6 mm
端子位置 ZIG-ZAG - ZIG-ZAG ZIG-ZAG
宽度 3.8 mm - 3.8 mm 3.8 mm
【转帖】高频电路设计中耦合电容的重要性
[align=left][color=rgb(51, 51, 51)][font=Avenir, "][size=14px]正确理解AC耦合电容[/size][/font][/color][/align][align=left][color=rgb(51, 51, 51)][font=Avenir, "][size=14px]在高频电路设计中,经常会用到AC耦合电容,要么在芯片之间...
皇华Ameya360 电源技术
【AT-START-F403A测评】之二freeRTOS系统IAR环境时钟配置及串口DMA实现完全pri...
[i=s] 本帖最后由 uuxz99 于 2020-10-3 21:08 编辑 [/i]【AT-START-F403A测评】之二freeRTOS系统基于IAR环境时钟配置及串口DMA实现完全printf功能通过上一次测评,仅实现了简单任务切换,任务中断机制尚未实现。本次评估实现了任务中断切换等功能。通过使用DMA及其中断机制实现完整printf功能,为了获得优良的DMA性能,先看一下时钟系统的配置...
uuxz99 国产芯片交流
FPGA与DSP综合比较
1) 内部资源 FPGA侧重于设计具有某个功能的硬件电路,内部资源是VersaTiles(Actel FPGA)之类的微小单元,FPGA的内部单元初始在编程前都是使用的是HDL语言实现硬件电路的设计描述。FPGA内部的连线资源将这些功能模块的内部和模块之间的信号连接起来,构成较大的模块。FPGA可以内部实现ALU,加法器,乘法器,累加器,FIFO,SRAM,DDR controller,FFT,H...
eeleader FPGA/CPLD
DSP2833x_Headers_nonBIOS.cmd
MEMORY{PAGE 0:/* Program Memory */PAGE 1:/* Data Memory */DEV_EMU: origin = 0x000880, length = 0x000180/* device emulation registers */FLASH_REGS: origin = 0x000A80, length = 0x000060/* FLASH register...
Jacktang 微控制器 MCU
日本立体大规模集成电路有望突破电路集成极限
日本东北大学研究人员开发出由10个半导体芯片层叠而成的立体大规模集成电路,打破了此前3个芯片层叠的纪录,专家认为该技术有望使大规模集成电路突破电路集成的极限。以往的大规模集成电路(LSI)都是在一个芯片平面上布置电路,随着集成度不断提高,芯片耗电量升高,发热问题也逐渐显现,电路集成已接近极限。近年来,世界各国都致力于开发立体LSI。据28日的《朝日新闻》报道,日本东北大学教授小柳光正的研究小组改进...
fighting 模拟电子
写FLash的时候为什么只能写3个字节?
写了之后...
小鱼 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 553  1396  1543  1582  1609 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved