电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MT47H128M4CC-37EIT:B

产品描述DDR DRAM, 128MX4, 0.5ns, CMOS, PBGA84, 12 X 12.50 MM, ROHS COMPLIANT, FBGA-84
产品类别存储    存储   
文件大小8MB,共133页
制造商Micron Technology
官网地址http://www.mdtic.com.tw/
标准  
下载文档 详细参数 全文预览

MT47H128M4CC-37EIT:B概述

DDR DRAM, 128MX4, 0.5ns, CMOS, PBGA84, 12 X 12.50 MM, ROHS COMPLIANT, FBGA-84

MT47H128M4CC-37EIT:B规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Micron Technology
零件包装代码BGA
包装说明TFBGA,
针数84
Reach Compliance Codecompliant
ECCN代码EAR99
访问模式FOUR BANK PAGE BURST
最长访问时间0.5 ns
其他特性AUTO/SELF REFRESH
JESD-30 代码R-PBGA-B84
JESD-609代码e1
长度12.5 mm
内存密度536870912 bit
内存集成电路类型DDR DRAM
内存宽度4
功能数量1
端口数量1
端子数量84
字数134217728 words
字数代码128000000
工作模式SYNCHRONOUS
最高工作温度85 °C
最低工作温度-40 °C
组织128MX4
封装主体材料PLASTIC/EPOXY
封装代码TFBGA
封装形状RECTANGULAR
封装形式GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度(摄氏度)260
认证状态Not Qualified
座面最大高度1.2 mm
自我刷新YES
最大供电电压 (Vsup)1.9 V
最小供电电压 (Vsup)1.7 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Silver/Copper (Sn/Ag/Cu)
端子形式BALL
端子节距0.8 mm
端子位置BOTTOM
处于峰值回流温度下的最长时间30
宽度12 mm

文档预览

下载PDF文档
512Mb: x4, x8, x16 DDR2 SDRAM
Features
DDR2 SDRAM
MT47H128M4 – 32 Meg x 4 x 4 banks
MT47H64M8 – 16 Meg x 8 x 4 banks
MT47H32M16 – 8 Meg x 16 x 4 banks
For the latest data sheet, refer to Micron’s Web site:
http://www.micron.com/ddr2
Features
RoHS compliant
V
DD
= +1.8V ±0.1V, V
DD
Q = +1.8V ±0.1V
JEDEC standard 1.8V I/O (SSTL_18-compatible)
Differential data strobe (DQS, DQS#) option
4-bit prefetch architecture
Duplicate output strobe (RDQS) option for x8
DLL to align DQ and DQS transitions with CK
4 internal banks for concurrent operation
Programmable CAS latency (CL)
Posted CAS additive latency (AL)
WRITE latency = READ latency – 1
t
CK
Programmable burst lengths: 4 or 8
Adjustable data-output drive strength
64ms, 8,192-cycle refresh
On-die termination (ODT)
Industrial temperature (IT) option
Supports JEDEC clock jitter specification
Options
• Configuration
128 Meg x 4 (32 Meg x 4 x 4 banks)
64 Meg x 8 (16 Meg x 8 x 4 banks)
32 Meg x 16 (8 Meg x 16 x 4 banks)
• FBGA package (lead-free)
84-ball FBGA (12mm x 12.5mm) (:B)
(10mm x 12.5mm) (:D)
60-ball FBGA (12mm x 10mm) (:B)
(10mm x 10mm) (:D)
• Timing – cycle time
5.0ns @ CL = 3 (DDR2-400)
3.75ns @ CL = 4 (DDR2-533)
3.0ns @ CL = 5 (DDR2-667)
3.0ns @ CL = 4 (DDR2-667)
2.5ns @ CL = 6 (DDR2-800)
2.5ns @ CL = 5 (DDR2-800)
• Self refresh
Standard
Low-power
• Operating temperature
Commercial (0°C
T
C
85°C)
Industrial (–40°C
T
C
95°C; –40°C
T
A
85°C)
• Revision
Marking
128M4
64M8
32M16
CC
BN
CB
B6
-5E
-37E
-3
-3E
-25
-25E
None
L
None
IT
:A/:B/:D
Table 1:
Architecture
Configuration Addressing
128 Meg x 4 64 Meg x 8 32 Meg x 16
16 Meg x 8 x
4 banks
8K
16K (A0–A13)
4 (BA0–BA1)
1K (A0–A9)
8 Meg x 16 x
4 banks
8K
8K (A0–A12)
4 (BA0–BA1)
1K (A0–A9)
Table 2:
Key Timing Parameters
t
RC
Configuration 32 Meg x 4 x 4
banks
8K
Refresh Count
16K (A0–A13)
Row Addr.
4 (BA0–BA1)
Bank Addr.
Column Addr. 2K (A0–A9, A11)
Data Rate (MHz)
t
RCD
t
RP
Speed
Grade CL = 3 CL = 4 CL = 5 CL = 6 (ns) (ns)
-5E
-37E
-3
-3E
-25
-25E
400
400
400
N/A
N/A
N/A
400
533
533
667
N/A
533
N/A
N/A
667
667
667
800
N/A
N/A
N/A
N/A
800
N/A
15
15
15
12
15
12.5
15
15
15
12
15
12.5
(ns)
55
55
55
54
55
55
Note: CL = CAS latency.
PDF: 09005aef8117c18e/Source: 09005aef8211b2e6
512MbDDR2_1.fm - Rev. K 3/06 EN
1
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2004 Micron Technology, Inc. All rights reserved.

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2162  1054  2349  1520  834  44  22  48  31  17 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved