CX28500
Multichannel Synchronous
Communications Controller
Data Sheet
28500-DSH-002-C
Mindspeed Technologies
®
Mindspeed Proprietary and Confidential
October 2006
Ordering Information
Model Number
CX28500EBG
CX28500G-12*
Package
35 mm TBGA
35 mm TBGA
(RoHS compliant)
Operating Temperature
–40 – 85
°
C
–40 – 85
°
C
*The G in the part number indicates that this is an RoHS compliant package. Refer to www.mindspeed.com for additional information.
Revision History
Revision
500052A
500052B
500052C
28500-DSH-002-A
28500-DSH-002-B
28500-DSH-002-C
Level
—
—
—
—
—
—
Date
July 2001
February 2002
July 2002
November 2002
June 2004
October 2006
Created.
Description
Updated to Revision B.
Updated to Revision C.
Formerly document number 500052D.
Updated and made various corrections.
Added RoHS information.
Updated format.
28500-DSH-002-C
Mindspeed Technologies
®
Mindspeed Proprietary and Confidential
ii
CX28500
Multichannel Synchronous Communications Controller
The CX28500 is an advanced Multichannel Synchronous
Distinguishing Features
Communications Controller. It formats and deformats up to 1024 High-
1024-channel HDLC controller
level Data Link Control (HDLC) channels in a CMOS integrated circuit.
OSI Layer 2 protocol support
CX28500 operates at Layer 2 of the Open Systems Interconnection (OSI)
General purpose HDLC (ISO 3309)
protocol reference model. It provides a comprehensive, high-density
X.25 (LAPB)
solution for processing of HDLC channels for internetworking applications
Frame relay (LAPF/ANSI T1.618)
such as Frame Relay, Integrated Services Digital Network (ISDN), D-
ISDN D-channel (LAPD/Q.921)
channel signaling, X.25, Signaling System 7 (SS7), Data Exchange
ISLP support
Interface (DXI), Inter System Link Protocol (ISLP), and LAN/WAN data
32 Independent serial interfaces, which
support:
transport. Under minimal Host supervision, CX28500 manages table-like
Mixed Data Rates (combination of T1/E1/
data structures of channel data buffers in Host memory by performing
T3/E3, etc.) as long as they do not exceed
Direct Memory Access (DMA) of up to 1024 channels.
CX28500 interfaces to 32 independent serial data streams, such as T1/E1
signals. It then transfers data across the popular 32-bit or 64-bit Peripheral
Component Interface (PCI) bus to system memory at a rate up to 66 MHz.
The CX28500 has an aggregate data throughput of 390 Mbps. Each serial
interface can be operated up to 13.0 MHz. Six Serial Interfaces can be
operated at rates up to 52 MHz. Logical channels can be mapped as any
combination of Digital Signal Level 0 (DS0) time slots to support ISDN
hyperchannels (N x 64 Kbps). Additionally, logical channels can operate in
subchanneling mode (N x 8 Kbps) by mapping a combination of DS0 time
slots and/or the individual bits of a DS0 time slot (8 bits). For example, a
56 Kbps channel can be achieved by mapping 7 bits out of 8 possible bits
in a time slot (7 x 8 Kbps = 56 Kbps). CX28500 also includes a 32-bit
expansion port for bridging the PCI bus to local microprocessors or
peripherals. A Joint Test Action Group (JTAG) port enables boundary-
scan testing to replace bed-of-nails board testing.
each port’s respective bandwidth
limitation and the overall device
bandwidth of 390 Mbps per direction
32 T1/E1 data streams
6 HSSI interfaces (52 Mbps)
DC to 13.0 Mbps serial interfaces
32 x 8.192 MHz TDM busses
Configurable logical channels
Standard DS0 (56, 64 Kbps)
Subchanneling (N x 8 Kbps)
Hyperchannel (N x 64 Kbps)
Unchannelized mode
Per-channel protocol mode selection
Non-FCS mode
16-bit FCS mode
32-bit FCS mode
Transparent mode (unformatted data)
Hardware Flow Control (CTS)
Selectable Endian configuration on data
Per-channel DMA buffer management
Table-like data structures
Variable size transmit/receive FIFO
Per-channel message length check
Select no length checking
Select from three 14-bit registers to
compare message length
Direct PCI bus interface
32/64-bit, 33/66 MHz operation
Bus master and slave operation
PCI Version 2.1
Host back-to-back transaction over the PCI
HSSI interfaces (52 Mbps)
Local expansion bus interface (EBUS)
32-bit multiplexed address/data bus
TSBUS
Support of 64-bit ECC host memory
Low power, 3.3 V CMOS operation
JTAG boundary scan access port
35 mm x 35 mm 580-pin BGA
Available in Green (RoHS compliant) as well
as standard version
Functional Block Diagram
HOST
Interface
(PCI)
Device
Configuration
Registers
PCI BUS
PCI
Interface
Rx Line
Processor
0
RSLP
RxDMA
and
TxDMA
Tx Line
Processor
Serial
Interface
Unit
(SIU)
TSBUS
or
PCM
Highway
PCI
Configuration
Space
(Function 0)
TSLP
31
EXP BUS
JTAG
Test
Access
Local BUS
28500-DSH-002-C
Mindspeed Technologies
®
Mindspeed Proprietary and Confidential
Physical Interface
iii
Table of Contents
Table of Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iv
List of Figures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xi
List of Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xiii
1.0
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1
1.2
1.3
CX28500’s Operational Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2
CX28500 Serial Port Throughput Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
CX28500’s Bus Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.3.1
PCI—Peripheral Components Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.3.2
EBUS—Local Expansion Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.3.3
TSBUS—Time Slot Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
CX28500 Layering Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
CX28500’s Applications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
CX28500 Applications Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
1.6.1
T1/T3 WAN Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
1.6.2
T3/E3 Frame Relay Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
1.6.3
128 Port DSL Access Concentrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
1.6.4
SONET/SDH Mapper. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
1.6.5
Line Card SONET/ATM SAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
Feature Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
System Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
1.4
1.5
1.6
1.7
1.8
1.9
1.10 Receive Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
1.11 Transmit Data Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
1.12 Pin Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
1.13 CX28500 Hardware Signals Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
2.0
Internal Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
2.1
2.2
2.3
2.4
Serial Interface Unit (SIU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
Serial Line Processor (SLP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38
Direct Memory Access Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
2.3.1
General Feature List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Interrupt Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
3.0
Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.1
PCI Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
28500-DSH-002-C
Mindspeed Technologies
®
Mindspeed Proprietary and Confidential
iv
Table of Contents
3.1.1
3.1.2
3.1.3
PCI Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
PCI Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Fast Back-to-Back Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
3.1.3.1
Operation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
3.1.3.2
Example of an Arbitration for Fast Back-to-Back and Non-Fast Back-to-Back Transactions . .43
3.2
3.1.4
PCI Configuration Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
PCI Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
3.2.1
PCI Master and Slave . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
3.2.1.1
Register 0, Address 00h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
3.2.1.2
3.2.1.3
3.2.1.4
3.2.1.5
3.2.1.6
3.2.1.7
3.2.2
3.2.3
3.2.4
Register 1, Address 04h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
Register 2, Address 08h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Register 3, Address 0Ch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Register 4, Address 10h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Register 5–14, Address 14h–38h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Register 15, Address 3Ch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
PCI Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
PCI Throughput and Latency Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
Host Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
4.0
Expansion Bus (EBUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.1
EBUS—Operational Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
4.1.1
4.1.2
4.1.3
4.1.4
4.1.5
4.1.6
4.1.7
4.1.8
4.1.9
4.1.10
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
Address Duration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
Data Duration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
Bus Access Interval . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
PCI to EBUS Interaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55
Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
4.1.10.1 Multiplexing Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
5.0
Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.1
Serial Port Interface Definition in Conventional Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
5.1.1
Frame Synchronization Flywheel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
5.1.2
Change Of Frame Alignment (COFA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
5.1.3
Out Of Frame (OOF)/Frame Recovery (FREC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
5.1.4
General Serial Port Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
5.1.5
Channel Clear To Send (CTS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
5.1.6
Frame Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
5.1.7
Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64
Serial Port Interface Definition in TSBUS Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
5.2.1
5.2.2
5.2.3
5.2.4
TSBUS Frame Synchronization Flywheel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
TSBUS Change Of Frame Alignment (COFA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
TSBUS Out Of Frame (OOF)/Frame Recovery (FREC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
TSBUS Frame Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
5.2
28500-DSH-002-C
Mindspeed Technologies
®
Mindspeed Proprietary and Confidential
v