NAND Gate
| 参数名称 | 属性值 |
| 是否Rohs认证 | 符合 |
| 厂商名称 | Texas Instruments(德州仪器) |
| 包装说明 | SSOP, |
| Reach Compliance Code | compliant |
| Factory Lead Time | 1 week |
| 系列 | LS |
| JESD-30 代码 | R-PDSO-G14 |
| JESD-609代码 | e4 |
| 长度 | 6.2 mm |
| 逻辑集成电路类型 | NAND GATE |
| 湿度敏感等级 | 1 |
| 功能数量 | 4 |
| 输入次数 | 2 |
| 端子数量 | 14 |
| 最高工作温度 | 70 °C |
| 最低工作温度 | |
| 封装主体材料 | PLASTIC/EPOXY |
| 封装代码 | SSOP |
| 封装形状 | RECTANGULAR |
| 封装形式 | SMALL OUTLINE, SHRINK PITCH |
| 传播延迟（tpd） | 15 ns |
| 座面最大高度 | 2 mm |
| 最大供电电压 (Vsup) | 5.25 V |
| 最小供电电压 (Vsup) | 4.75 V |
| 标称供电电压 (Vsup) | 5 V |
| 表面贴装 | YES |
| 技术 | TTL |
| 温度等级 | COMMERCIAL |
| 端子面层 | Nickel/Palladium/Gold (Ni/Pd/Au) |
| 端子形式 | GULL WING |
| 端子节距 | 0.65 mm |
| 端子位置 | DUAL |
| 宽度 | 5.3 mm |
| SN74LS00DB | SN74LS00NS | SN74S00NS | |
|---|---|---|---|
| 描述 | NAND Gate | NAND Gate | NAND Gate |
| 厂商名称 | Texas Instruments(德州仪器) | Texas Instruments(德州仪器) | Texas Instruments(德州仪器) |
| 包装说明 | SSOP, | SOP, | SOP, |
| Reach Compliance Code | compliant | compliant | unknown |
| 系列 | LS | LS | S |
| JESD-30 代码 | R-PDSO-G14 | R-PDSO-G14 | R-PDSO-G14 |
| 长度 | 6.2 mm | 10.2 mm | 10.2 mm |
| 逻辑集成电路类型 | NAND GATE | NAND GATE | NAND GATE |
| 功能数量 | 4 | 4 | 4 |
| 输入次数 | 2 | 2 | 2 |
| 端子数量 | 14 | 14 | 14 |
| 最高工作温度 | 70 °C | 70 °C | 70 °C |
| 封装主体材料 | PLASTIC/EPOXY | PLASTIC/EPOXY | PLASTIC/EPOXY |
| 封装代码 | SSOP | SOP | SOP |
| 封装形状 | RECTANGULAR | RECTANGULAR | RECTANGULAR |
| 封装形式 | SMALL OUTLINE, SHRINK PITCH | SMALL OUTLINE | SMALL OUTLINE |
| 传播延迟（tpd） | 15 ns | 15 ns | 5 ns |
| 座面最大高度 | 2 mm | 2 mm | 2 mm |
| 最大供电电压 (Vsup) | 5.25 V | 5.25 V | 5.25 V |
| 最小供电电压 (Vsup) | 4.75 V | 4.75 V | 4.75 V |
| 标称供电电压 (Vsup) | 5 V | 5 V | 5 V |
| 表面贴装 | YES | YES | YES |
| 技术 | TTL | TTL | TTL |
| 温度等级 | COMMERCIAL | COMMERCIAL | COMMERCIAL |
| 端子形式 | GULL WING | GULL WING | GULL WING |
| 端子节距 | 0.65 mm | 1.27 mm | 1.27 mm |
| 端子位置 | DUAL | DUAL | DUAL |
| 宽度 | 5.3 mm | 5.3 mm | 5.3 mm |
| 是否Rohs认证 | 符合 | 符合 | - |
| Factory Lead Time | 1 week | - | 1 week |
| JESD-609代码 | e4 | e4 | - |
| 湿度敏感等级 | 1 | 1 | - |
| 端子面层 | Nickel/Palladium/Gold (Ni/Pd/Au) | Nickel/Palladium/Gold (Ni/Pd/Au) | - |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
