SN035M0220B2SV.M1625,SN035M0220B2SV.M1625 pdf中文资料,SN035M0220B2SV.M1625引脚图,SN035M0220B2SV.M1625电路-Datasheet-电子工程世界

SN035M0220B2SV.M1625: 产品描述Aluminum Electrolytic Capacitor, Non-polarized, Aluminum (wet), 35V, 20% +Tol, 20% -Tol, 220uF, Through Hole Mount, RADIAL LEADED; 产品类别无源元件电容器; 制造商YAGEO(国巨); 官网地址http://www.yageo.com/; 标准

下载文档详细参数全文预览

SN035M0220B2SV.M1625概述

Aluminum Electrolytic Capacitor, Non-polarized, Aluminum (wet), 35V, 20% +Tol, 20% -Tol, 220uF, Through Hole Mount, RADIAL LEADED

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	YAGEO(国巨)
包装说明	,
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	220 µF
电容器类型	ALUMINUM ELECTROLYTIC CAPACITOR
介电材料	ALUMINUM (WET)
漏电流	0.234 mA
制造商序列号	SN
安装特点	THROUGH HOLE MOUNT
负容差	20%
端子数量	2
最高工作温度	105 °C
最低工作温度	-40 °C
封装形状	CYLINDRICAL PACKAGE
包装方法	BULK
极性	NON-POLARIZED
正容差	20%
额定（直流）电压（URdc）	35 V
纹波电流	520 mA
表面贴装	NO
Delta切线	0.14
端子形状	WIRE

直播FAQ：如何在几分钟之内完成高效可靠的USB PD电源设计—PI Expert™分步教程: 直播主题：如何在几分钟之内完成高效可靠的USB PD电源设计PI Expert分步教程内容简介：USB PD充电器/电源的设计，由于其输出可变的特性，即使对于有丰富电源设计经验的工程师来说，也会面临一些挑战。由Power Integrations和EEWorld联合举办的线上直播，将由PI的技术专家向您详细介绍如何使用PI Expert设计软件，实现一款安全高效的USB PD电源设计。借助此设计过...; EEWORLD社区电源技术

8X8 LED 如何实现多行同时显示: 行线高电平且列线低电平时控制灯亮如何在逐行显示中使不同行的灯亮之间没有干扰啊逐行显示第二行的代码实现时是否会覆盖第一行的啊（使用8255控制8X8LED）汇编语言！！！！...; yangruizi 嵌入式系统

为什么PFC的带宽要控制在10~20Hz?: 求助，为什么PFC的带宽要控制在10~20Hz? 不知道哪位大侠能不能给我解释一下，小白拜谢~~...; ohahaha 模拟与混合信号

使用同步链处理亚稳态后，仍然可能会出现输入逻辑与输出逻辑不一致的情况吧？？？: 在处理亚稳态时，很多资料都是说用同步链（多个D触发器）可以大大降低亚稳态问题，我觉得其作用也就是使得下一级的输入是一个确定状态，但并不一定能保证输入信号与同步链后输出信号逻辑是一致的吧？这样的话，后一级输入仍然是错误的逻辑状态，那避免不避免亚稳态还有什么意义呢?请各位讨论!...; eeleader FPGA/CPLD

AVRJTAG仿真器完整自制: 自制说明书[url]http://bbs.21ic.com/upfiles/img/20079/200791083935955.pdf[/url]自制原理图[url]http://bbs.21ic.com/upfiles/img/20079/20079108408128.pdf[/url]bootloader[url]http://bbs.21ic.com/upfiles/img/20079/20...; njlianjian Microchip MCU

关于用FPGA语言实现VGA显示彩条仿真老是出不来..求助.内有源程序和仿真截图: library ieee;use ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity vga isport(reset:in std_logic;clk:instd_logic;vga_hs_control:out std_logic;vga_vs_contro...; lxbbd FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W