电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SMAJ20A5A-E3

产品描述DIODE 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE, DO-214AC, PLASTIC, SMA, 2 PIN, Transient Suppressor
产品类别分立半导体    二极管   
文件大小75KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

SMAJ20A5A-E3概述

DIODE 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE, DO-214AC, PLASTIC, SMA, 2 PIN, Transient Suppressor

SMAJ20A5A-E3规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Vishay(威世)
零件包装代码DO-214AC
包装说明R-PDSO-C2
针数2
Reach Compliance Codeunknown
ECCN代码EAR99
最大击穿电压24.5 V
最小击穿电压22.2 V
击穿电压标称值23.35 V
最大钳位电压32.4 V
配置SINGLE
二极管元件材料SILICON
二极管类型TRANS VOLTAGE SUPPRESSOR DIODE
JEDEC-95代码DO-214AC
JESD-30 代码R-PDSO-C2
JESD-609代码e3
湿度敏感等级1
最大非重复峰值反向功率耗散400 W
元件数量1
端子数量2
最高工作温度150 °C
最低工作温度-55 °C
封装主体材料PLASTIC/EPOXY
封装形状RECTANGULAR
封装形式SMALL OUTLINE
峰值回流温度(摄氏度)260
极性UNIDIRECTIONAL
认证状态Not Qualified
最大重复峰值反向电压20 V
表面贴装YES
技术AVALANCHE
端子面层Matte Tin (Sn)
端子形式C BEND
端子位置DUAL
处于峰值回流温度下的最长时间40
crc16 源代码分享
// Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intellectual property laws...
eeleader FPGA/CPLD
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高),即,这8个时钟发8个数据,其中第一个就发不了。所以打算用A 的上升沿放敏感列表中来触发 发送第一个数据,其他7位打算在 A处于高时,一一发送。这样敏感列表中就有复位喜欢RESET\ 时钟clk 、信号A。...
eeleader FPGA/CPLD
新手请教:我的P89V51RD2的Baudrate的计算--哪里有误?
晶振: 32MHz用timer2做Baudrate设置TMOD = 0x21; //用mode3根据公式 Baud rate = fosc / (16 × (65536 − (RCAP2H, RCAP2L)))-----------------------------------------------------------------------------------------...
liluo44 51单片机
用430做过DS18B20的帮忙修改下程序
用430做过DS18B20的帮忙修改下程序以下是主函数 和18B20的主要部分请问还有什么问题?void main(){WDTCTL = WDTPW + WDTHOLD;P1DIR|=BIT2+BIT3+BIT4+BIT5+BIT6;BCSCTL1 = CALBC1_1MHZ;DCOCTL = CALDCO_1MHZ;lcdreset();clear_gcrom();while(1){uint i...
nwx8899 微控制器 MCU
基于FPGA的数据采集器
[i=s] 本帖最后由 paulhyde 于 2014-9-15 04:13 编辑 [/i]基于FPGA的数据采集器摘 要:设计了以FPGA为核心逻辑控制模块的高速数据采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用Verilog HDL语言,在Quartus Ⅱ4.0 中实现软件设计和完成仿真。本论文给出了一些模块...
napianlvse 电子竞赛
lm3s 串口 中断 接收 超时中断不触发
本来打算在超时中断中判断接收结束标志的,假如我串口接收FIFO设置为6/8的深度 并设置接收FIFO中断 和 接收超时中断 ,用串口调试助手测试时, 当我的串口接受的数据长度正好为12的整数倍时,就不会进入超时中断,在线单步调试的时候却可以进入超时中断,请问有什么好的办法解决吗?还有什么办法判断接受结束。...
usthanos 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 11  116  1161  1377  1559 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved