F600-B8BC,F600-B8BC pdf中文资料,F600-B8BC引脚图,F600-B8BC电路-Datasheet-电子工程世界

F600-B8BC: 产品描述Power/Signal Relay, 6PDT, Momentary, 0.3A (Coil), 12VDC (Coil), 3600mW (Coil), 10A (Contact), 28VDC (Contact), DC Input, AC/DC Output, Socket Mount,; 产品类别机电产品继电器; 文件大小791KB，共15页; 制造商Esterline Power Systems

下载文档详细参数全文预览

F600-B8BC概述

Power/Signal Relay, 6PDT, Momentary, 0.3A (Coil), 12VDC (Coil), 3600mW (Coil), 10A (Contact), 28VDC (Contact), DC Input, AC/DC Output, Socket Mount,

参数名称	属性值
厂商名称	Esterline Power Systems
Reach Compliance Code	unknown
ECCN代码	EAR99
其他特性	PANEL MOUNTABLE
主体宽度	26 mm
主体高度	25.7 mm
主体长度或直径	37.7 mm
最大线圈电流（直流）	0.3 A
线圈工作电压（直流）	10 V
线圈功率	3600 mW
线圈释放电压（直流）	0.5 V
线圈电阻	40 Ω
最大线圈电压（直流）	12 V
线圈/输入电源类型	DC
触点（交流）最大额定R负载	10A@115VAC
最大触点电流（交流）	10 A
最大触点电流（直流）	10 A
触点（直流）最大额定R负载	10A@28VDC
最大触点电压（交流）	115 V
最大触点电压（直流）	28 V
触点/输出电源类型	AC/DC
电气寿命	100000 Cycle(s)
JESD-609代码	e3
安装特点	SOCKET MOUNT
工作时间	16 ms
最高工作温度	125 °C
最低工作温度	-65 °C
物理尺寸	37.7mm x 26mm x 25.7mm
参考标准	CECC; M83536/25; M83536/26
继电器动作	MOMENTARY
继电器功能	6PDT
继电器类型	POWER/SIGNAL RELAY
释放时间	11 ms
密封	CORROSION PROOF; HERMETICALLY SEALED
表面贴装	NO
端子面层	TIN
端接类型	SNAP-ON

真心想学4、6、8层PCB画法，求大家的PCB图拿来参考学习。: 本人刚从嵌入式软件转做硬件，刚会画2层板，想学学画4层板6层板，希望大家能给些4层6层的原理图和PCB图不涉及公司机密的。我可以看着原理图画，再对照画好的PCB改进。自己看了很多文档，但肯定没有实际画然后找问题进步的快，所以希望各位前辈能给予帮助，不胜感激。喝水不忘挖井人我也会对后来的小辈提供一些力所能及的帮助。...; 460077234 PCB设计

基于Ipetronik和Kvaser模块的测试系统: [align=left]基于Ipetronik和Kvaser模块的测试系统作者：吴伟斌摘要：本试验采用Ipetronik和Kvaser高质量的测量模块、线缆、其它附件和测量软件等产品，以及依据不同的测量信号，利用不同部件进行组合得到的测试系统。Ipetronik系统均是基于总线的测量系统，即将底层SIM模块采集到的模拟/数字信号转换成标准的CAN信号，由PC机/笔记本，或者数据记录仪（data ...; doctorwu 测试/测量

PyBoard W5500固件编译问题: 我编译了W5500的固件，运行时出现了以下错误我是按照这个帖子进行编译的https://www.micropython.org.cn/forum/viewtopic.php?f=5t=78p=933hilit=W5500#p933...; Ediwin MicroPython开源版块

讨论加求助: 如上图所示，想要将PCB竖着插入弹片并焊接，如下图方式设计PCB，放焊盘，机械层开槽，理论上可以实现。请问有没有什么标准的制作方式，或更好的办法。另外，这个板子需要设计成4层，放焊盘需要顶、底、两个中间层均要连接，焊盘属性中只有middle选项，是否代表两个中间层均连接？...; 呜呼哀哉 PCB设计

关于在vista开发wince的问题..: 请问一下各位朋友,在vista下可以使用ce5.0或者的ce6.0的相关开发工具吗?小弟的本本是vista~~不想换成xp~~特此请教一下~谢谢...; bpt888 WindowsCE

【设计工具】Xilinx+FPGA的功耗优化设计方法: Xilinx+FPGA的功耗优化设计方法——设计人员可利用多种工具和技术来满足功率预算要求...; 785180572 FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多