DR-11525DX-595S,DR-11525DX-595S pdf中文资料,DR-11525DX-595S引脚图,DR-11525DX-595S电路-Datasheet-电子工程世界

DR-11525DX-595S: 产品描述Digital to Synchro or Resolver, Hybrid, CDIP36, 0.780 X 1.900 INCH, 0.210 INCH HEIGHT, CERAMIC, DDIP-36; 产品类别模拟混合信号IC 转换器; 文件大小156KB，共8页; 制造商Data Device Corporation

下载文档详细参数全文预览

DR-11525DX-595S概述

Digital to Synchro or Resolver, Hybrid, CDIP36, 0.780 X 1.900 INCH, 0.210 INCH HEIGHT, CERAMIC, DDIP-36

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Data Device Corporation
零件包装代码	DIP
包装说明	0.780 X 1.900 INCH, 0.210 INCH HEIGHT, CERAMIC, DDIP-36
针数	36
Reach Compliance Code	compliant
ECCN代码	EAR99
最大角精度	1 arc min
转换器类型	DIGITAL TO SYNCHRO OR RESOLVER
JESD-30 代码	R-CDIP-P36
JESD-609代码	e0
最大负电源电压	-15.75 V
最小负电源电压	-14.25 V
标称负供电电压	-15 V
位数	16
功能数量	1
端子数量	36
最高工作温度	85 °C
最低工作温度	-40 °C
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	QIP
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
信号/输出频率	10000 Hz
最大供电电压	15.75 V
最小供电电压	14.25 V
标称供电电压	15 V
表面贴装	NO
技术	HYBRID
温度等级	INDUSTRIAL
端子面层	TIN LEAD
端子形式	PIN/PEG
端子节距	2.54 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	15.24 mm

SAR ADC 的输入注意事项: [color=#000]转自：deyisupport[/color][color=#000][/color][align=left][color=#000]您是否知道输入信号可能会影响为应用选择最佳逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的方式？[/color][/align][align=left][color=#000]在我们听到“输入”两个字时，脑海里会立即浮现频率、幅值、正弦波...; maylove 模拟与混合信号

芯片烧写出现问题: 我下载stm32程序时出现“cannotaccessmemory”的对话框，是不是说我的芯片不能再烧啦？谢谢...; leon32455 stm32/stm8

为什么门电路很多都是反向的？: 好多元件，喜欢用与非门，或非门，这样输入和输出都是取反的。感觉很麻烦，这里面有什么道理吗？...; sanqi 嵌入式系统

哪位大哥能提供下载：SAP KERNEL ORACLE 文件的地址吗?: 哪位大哥能提供下载：SAP KERNEL ORACLE 文件的地址吗?我在安装SAP IDES4.7时,发现少了一个文件目录,即:SAP KERNEL ORACLE, 请各位高手帮帮我!我已经安装很多次了，不过到了需要CD kernel时，就安装不了，我是下载SAP的安装包的，没有CD，不知道那位高手可以帮忙提供一下呢，小弟在此谢过！QQ：375552752 email :lrj0767@163....; zhuxindesign 嵌入式系统

help2416开发板LCD修改问题: 大侠们晚上好!我是菜鸟，现请教个问题，help2416开发板修改LCD的时序是在哪个文件夹里面？因为有些显示屏的时序不同会导致一样的分辨率一样的尺寸显示的效果就是有偏差，要么暗，要么有网纹，所以必须根据屏的数据手册修改对应的时序，但我找了好久没找到，elp2416开发板可以驱动好多种分辨率和尺寸的LCD屏，只要修改对应的时序就可以改变显示效果的吧，先谢谢大侠们。...; hncspjh 嵌入式系统

关于FPGA进行采样时，时钟与数据不同步的问题。: 上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据。每次修改了FPGA的代码时，都需要调整采样时钟的相位才能够进行正确的采样，有时调整相位也采样不正确。这是采样时钟与数据不同步造成的么？我在网上看了一些资料，说可以使用idelay增加时钟的延时，我的FPGA使用的是spar...; woshifeng FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多