PSD412A2-70J,PSD412A2-70J pdf中文资料,PSD412A2-70J引脚图,PSD412A2-70J电路-Datasheet-电子工程世界

PSD412A2-70J: 产品描述Parallel I/O Port, 40 I/O, CMOS, PQCC68,; 产品类别嵌入式处理器和控制器微控制器和处理器; 文件大小2MB，共98页; 制造商Waferscale Integration Inc

下载文档详细参数全文预览

PSD412A2-70J概述

Parallel I/O Port, 40 I/O, CMOS, PQCC68,

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Waferscale Integration Inc
Reach Compliance Code	unknown
最长访问时间	7e-8 ns
其他特性	GENERAL PURPOSE ZPLD
最大时钟频率	50 MHz
外部数据总线宽度	8
JESD-30 代码	S-PQCC-J68
JESD-609代码	e0
I/O 线路数量	40
端口数量	5
端子数量	68
最高工作温度	70 °C
最低工作温度
封装主体材料	PLASTIC/EPOXY
封装代码	QCCJ
封装等效代码	LDCC68,1.0SQ
封装形状	SQUARE
封装形式	CHIP CARRIER
电源	5 V
认证状态	Not Qualified
ROM大小（位）	512 Bits
最大待机电流	0.00002 A
最大压摆率	40 mA
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子面层	Tin/Lead (Sn/Pb)
端子形式	J BEND
端子节距	1.27 mm
端子位置	QUAD
紫外线可擦	N
uPs/uCs/外围集成电路类型	PARALLEL IO PORT, GENERAL PURPOSE

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多

EEWorld订阅号

EEWorld服务号

汽车开发圈

器件索引 0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190