VS9LAUJ-155.520,VS9LAUJ-155.520 pdf中文资料,VS9LAUJ-155.520引脚图,VS9LAUJ-155.520电路-Datasheet-电子工程世界

VS9LAUJ-155.520: 产品描述LVPECL Output Clock Oscillator, 155.52MHz Nom; 产品类别无源元件振荡器; 文件大小607KB，共3页; 制造商Raltron; 官网地址http://www.raltron.com/; 标准

下载文档详细参数全文预览

VS9LAUJ-155.520概述

LVPECL Output Clock Oscillator, 155.52MHz Nom

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Raltron
Reach Compliance Code	compliant
其他特性	TAPE AND REEL; TRI-STATE ENABLE DISABLE FUNCTION; 40/60 MINIMUM SYMMETRY AVAILABLE
最大控制电压	3.3 V
最小控制电压
最长下降时间	0.7 ns
频率调整-机械	NO
频率偏移/牵引率	100 ppm
频率稳定性	50%
JESD-609代码	e4
线性度	10%
制造商序列号	VS9L
安装特点	SURFACE MOUNT
标称工作频率	155.52 MHz
最高工作温度	70 °C
最低工作温度	-20 °C
振荡器类型	LVPECL
输出负载	50 OHM
物理尺寸	7mm x 5mm x 2mm
最长上升时间	0.7 ns
标称供电电压	3.3 V
表面贴装	YES
最大对称度	60/40 %
端子面层	Gold (Au)

EEWORLD大学堂----xilinx zynq fpga视频教程: xilinx zynq fpga视频教程：https://training.eeworld.com.cn/course/4634本教程讲解FPGA基础，SOC入门，DMA和VDMA，linux，HLS图像与PCIE适用于以下应用：高速通信；机器视觉、机器人；伺服系统、运动控制；视频采集、视频输出、消费电子；项目研发前期验证；电子信息工程、自动化、通信工程等电子类相关专业开发人员学习...; 老白菜 FPGA/CPLD

【AT-START-F403A测评】之五--freeRTOS系统基于IAR环境安全库(sLib)功能测评: [i=s] 本帖最后由 uuxz99 于 2020-10-19 11:01 编辑 [/i]【AT-START-F403A测评】之五--freeRTOS系统基于IAR环境安全库(sLib)功能测评本次对安全库（sLib）功能进行测评。本例测评采用两个project实现，首先新建需要进行安全保护的项目，本次评测将之前评测中显示任务打印字符信息作为保护对象，以下简称为保护代码。另一个是延用之前评测项目，...; uuxz99 国产芯片交流

初学者的一个问题，请高手指教: 我用的仿真设备是（msp-fetp4301f1.3）不知道是不是这样看的，使用时是不是直接把它接到计算机的并口就可以开始仿真了？cpu是msp430f149的，如果我要写一个AD采样程序，要不要外加电源？可不可以直接使用例子？？...; xorange 微控制器 MCU

【转载】体会Linux与生俱来的美: [b][font=SimSun]走进[/font]Linux [font=SimSun]操作系统[/font][/b][p=26, null, left][color=#333333][font=Arial][b]摘要：[/b]本期涉猎了操作系统的来龙去脉后与大家携手步入Linux世界。我们力图展示给大家一幅Linux系统的全景图，并为了加深对linux系统的全面认知，亲手搭建了一个能运行在内存中...; chenzhufly 嵌入式系统

一个关于4G无线数据传输的问题: [size=14px]问大家个问题，先谢谢各位大侠了！现在要做一个4G无线数据传输的方案，目的是实现手机APP端或PC端与终端的数据交换。这就要用到4G模块（公司是这样要求的），在网上搜的有其他公司的已经做好的模块，使用起来是比较方便，但价格比较贵。另一个是SIM7600CE，硬件电路可以参考官方给的做，但软件方面就不知道怎么做了。在使用的时候，是直接进行串口通信？就是将终端上的数据直接通过TXD...; ena 工控电子

请教一下CPLD的时钟问题: 在使用DSP的时候经常会用CPLD进行一些扩展接口，但是我一直没有这么用过，用2812有一段时间了，以前扩展用的是74LVC245扩展了几个输入输出口。由于功能的扩展，再实用简单的逻辑器件扩展就显得比较麻烦了，因此也想用CPLD进行扩展。我没有使用CPLD的经验，现在有这样一个问题，就是CPLD对时钟有什么要求，比如2812的最高时钟可达150MHz，我想把CPLD挂到总线上，用类似74LVC24...; jishuaihu FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多