电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

Q6R1CXXSW24AE

产品描述Single Color LED, Super Bright White, Water Clear, 6mm, PLASTIC PACKAGE-2
产品类别光电子/LED    光电   
文件大小631KB,共3页
制造商APEM
标准
下载文档 详细参数 全文预览

Q6R1CXXSW24AE概述

Single Color LED, Super Bright White, Water Clear, 6mm, PLASTIC PACKAGE-2

Q6R1CXXSW24AE规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称APEM
包装说明PLASTIC PACKAGE-2
Reach Compliance Codecompliant
颜色SUPER BRIGHT WHITE
配置SINGLE
透镜类型WATER CLEAR
安装特点PANEL MOUNT
功能数量1
端子数量2
光电设备类型SINGLE COLOR LED
总高度2.25 mm
最大反向电压5 V
形状ROUND
表面贴装NO
终于进了自己喜欢的公司,同时第一次散分!!!!!!
终于进了自己喜欢的公司,同时第一次散分!!!!!!...
超超真 嵌入式系统
WinCE启动慢
到了Log2Phys: Logical 0x500 -> Physical 0x900很久之后,才会到System ready!...
Alan1987 WindowsCE
【FPGA小技巧】三级逻辑有多快?怎样计算?
w3级逻辑的速度有多快?w布线时延大致可估算为与逻辑时延相等—下面Slice的时延是Tilo,从F,G经过LUT输出的时延TCKO, 时钟到输出的时延;TDICK 时钟到输入的时延;...
eeleader FPGA/CPLD
verilog语法总结
一:基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire,而寄存器可能综合成WIRE,锁存器和触发器。二:verilog语句结构到门级的映射1、连续性赋值:assign连续性赋值语句逻辑结构上就是将等式右边的驱动左边的结点。因些连续性赋值的目标结点总是综合成由组合逻辑驱动的结点。Assign语句中的延时综合时都将忽视。2、过程性赋值:过程性赋值只出现在always语句中。阻塞...
eeleader FPGA/CPLD
最近大家都很忙吗?
一看,都没表示新的意见...
eeleader 工作这点儿事
【TI首届低功耗设计大赛】FR5969 LaunchPad 资源列表
[i=s] 本帖最后由 luyongcdpj 于 2014-10-18 07:06 编辑 [/i]加到工程里面,随时可以查阅,不用再切出去看原理图了.感觉这颗芯片定时器超级多,还有FR存储以前没有用过,还有P3、P4口也能产生中断了,都挺新鲜。###################################################FR5969 LaunchPad## MCU 主要资源...
luyongcdpj 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 105  461  686  1041  1266 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved