SD-14624DX-134Z,SD-14624DX-134Z pdf中文资料,SD-14624DX-134Z引脚图,SD-14624DX-134Z电路-Datasheet-电子工程世界

SD-14624DX-134Z: 产品描述Synchro or Resolver to Digital Converter, Hybrid, CQIP54, 1.500 X 0.780 INCH, 0.210 INCH HEIGHT, HERMETIC SEALED, CERAMIC, DIP-54; 产品类别模拟混合信号IC 转换器; 文件大小389KB，共12页; 制造商Data Device Corporation

下载文档详细参数全文预览

SD-14624DX-134Z概述

Synchro or Resolver to Digital Converter, Hybrid, CQIP54, 1.500 X 0.780 INCH, 0.210 INCH HEIGHT, HERMETIC SEALED, CERAMIC, DIP-54

参数名称	属性值
是否无铅	含铅
是否Rohs认证	不符合
厂商名称	Data Device Corporation
零件包装代码	QIP
包装说明	1.500 X 0.780 INCH, 0.210 INCH HEIGHT, HERMETIC SEALED, CERAMIC, DIP-54
针数	54
Reach Compliance Code	compliant
ECCN代码	EAR99
其他特性	BUILT-IN-TEST; PROGRAMMABLE RESOLUTION; TWO CHANNEL
最大模拟输入电压	90 V
最大角精度	2 arc min
转换器类型	SYNCHRO OR RESOLVER TO DIGITAL CONVERTER
JESD-30 代码	R-CQIP-P54
JESD-609代码	e0
位数	16
功能数量	1
端子数量	54
最高工作温度	125 °C
最低工作温度	-55 °C
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	QIP
封装形状	RECTANGULAR
封装形式	IN-LINE
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
筛选级别	MIL-PRF-38534
座面最大高度	6.8 mm
信号/输出频率	5000 Hz
最大供电电压	5.25 V
最小供电电压	4.75 V
标称供电电压	5 V
表面贴装	NO
技术	HYBRID
温度等级	MILITARY
端子面层	Tin/Lead (Sn/Pb)
端子形式	PIN/PEG
端子节距	2.54 mm
端子位置	QUAD
处于峰值回流温度下的最长时间	NOT SPECIFIED
最大跟踪速率	0.5 rps
宽度	15.24 mm

【关于mps430晶振】: 我用的是msp430f2274,芯片上只有xin，xout引脚，请问xin，xout是不是只能接32khz晶振，如果我接一个40khz晶振能工作吗，还有我在晶振上接了两个15pf的电容协助40khz晶振起震，问题是现在40khz晶振不工作，也不知道问题出在那里，希望大家帮助下。...; zizimolan 嵌入式系统

学自控的看过来，万能的曾轶可: [font=Arial]放大器，是增益可变的；传函，是增益可求的；波特图，是增益可读的；控制器，是增益可设计的…曾哥至少在自控领域是万能的…学控制的估计能明白··其他的就不知道了[/font]...; richiefang 聊聊、笑笑、闹闹

EEWORLD大学堂----Atmel加密认证产品介绍: Atmel加密认证产品介绍：http://training.eeworld.com.cn/course/56?Atmel提供了业内最丰富的硬件验证和加密器件选择。目前，产品组合包含三部分，其余部分尚在开发中。Atmel的?CryptoAuthentication?器件能帮助确认硬件和软件产品确实存在，这是验证的关键所在。器件采用极小的封装，成本效益极高。...; dongcuipin 聊聊、笑笑、闹闹

【颜工专栏】怎样用PT4115来设计LED照明灯具的驱动电源（一）: [b][table=50%][tr][td][/td][td][b]颜重光简介[/b]：现任华润矽威科技（上海）有限公司市场部经理/高工，上海市传感技术学会理事、副秘书长。曾在上海贝岭股份有限公司任市场与技术支持部经理/高工、IPCore—APSemi任FAE经理/高工、香港棋港电子有限公司任首席产品发展经理/高工、美国研诺逻辑科技有限公司（AATI）任中国区应用工程经理/高工。[/td][/...; 小娜 LED专区

Altium Designer10 PCB 铺铜问题求助: [i=s] 本帖最后由 RONDO7174 于 2014-6-19 11:40 编辑 [/i]今天画了一块板子，到收关阶段的时候出现了意想不到问题。最后铺铜的时候，我选的连接到GND网络，但是确一下把整个板子都给连起来了，如下如图。之前没有碰到过这种情况，不知道是什么原因，向各位请教。[align=center][/align][align=center]未铺铜前[/align][align=ce...; RONDO7174 PCB设计

Xilinx FPGA设计权威指南: 《EDA工程技术丛书:Xilinx FPGA设计权威指南》系统、全面地介绍了基于Xilinx可编程逻辑器件设计的方法、理论和应用。全书共分14章，内容包括Xilinx可编程逻辑器件设计流程导论、Xilinx可编程逻辑器件结构及分类、HDL高级设计技术、基于HDL的设计技术、基于原理图的设计输入、设计综合和行为仿真、设计实现和时序仿真、设计下载、ChipScope Pr0调试工具、可重配置技术基础、...; 白丁 FPGA/CPLD

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多