Active Delay Line, 1-Func, 3-Tap, True Output, TTL, CDIP6, CERAMIC, MODULE-14/6
| 参数名称 | 属性值 |
| 厂商名称 | Pulse Electronics |
| 零件包装代码 | DIP |
| 包装说明 | CERAMIC, MODULE-14/6 |
| 针数 | 6 |
| Reach Compliance Code | compliant |
| ECCN代码 | EAR99 |
| 其他特性 | INPUT TO 1ST TAP DELAY = 90NS; MAX RISE TIME CAPTURED; TESTED WITH NO LOAD CONDITIONS |
| 系列 | TTL |
| JESD-30 代码 | R-CDIP-T6 |
| JESD-609代码 | e0 |
| 逻辑集成电路类型 | ACTIVE DELAY LINE |
| 功能数量 | 1 |
| 抽头/阶步数 | 3 |
| 端子数量 | 6 |
| 最高工作温度 | 125 °C |
| 最低工作温度 | -55 °C |
| 输出极性 | TRUE |
| 封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
| 封装代码 | DIP |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE |
| 认证状态 | Not Qualified |
| 座面最大高度 | 9.652 mm |
| 最大供电电压 (Vsup) | 5.5 V |
| 最小供电电压 (Vsup) | 4.5 V |
| 标称供电电压 (Vsup) | 5 V |
| 表面贴装 | NO |
| 技术 | TTL |
| 温度等级 | MILITARY |
| 端子面层 | TIN LEAD |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | DUAL |
| 总延迟标称（td） | 150 ns |
| 宽度 | 7.62 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
