EDI88512LPA20B32M,EDI88512LPA20B32M pdf中文资料,EDI88512LPA20B32M引脚图,EDI88512LPA20B32M电路-Datasheet-电子工程世界

EDI88512LPA20B32M: 产品描述Standard SRAM, 512KX8, 20ns, CMOS, CDSO32, CERAMIC, DFP-32; 产品类别存储存储; 文件大小159KB，共9页; 制造商White Electronic Designs Corporation; 官网地址http://www.wedc.com/

下载文档详细参数全文预览

EDI88512LPA20B32M概述

Standard SRAM, 512KX8, 20ns, CMOS, CDSO32, CERAMIC, DFP-32

参数名称	属性值
是否Rohs认证	不符合
厂商名称	White Electronic Designs Corporation
包装说明	CERAMIC, DFP-32
Reach Compliance Code	unknown
最长访问时间	20 ns
其他特性	TTL COMPATIBLE INPUTS/OUTPUTS
I/O 类型	COMMON
JESD-30 代码	R-CDSO-G32
内存密度	4194304 bit
内存集成电路类型	STANDARD SRAM
内存宽度	8
功能数量	1
端子数量	32
字数	524288 words
字数代码	512000
工作模式	ASYNCHRONOUS
最高工作温度	125 °C
最低工作温度	-55 °C
组织	512KX8
输出特性	3-STATE
封装主体材料	CERAMIC, METAL-SEALED COFIRED
封装代码	SOP
封装等效代码	SOP32,.56
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE
并行/串行	PARALLEL
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	5 V
认证状态	Not Qualified
座面最大高度	2.9972 mm
最大待机电流	0.002 A
最小待机电流	2 V
最大压摆率	0.225 mA
最大供电电压 (Vsup)	5.5 V
最小供电电压 (Vsup)	4.5 V
标称供电电压 (Vsup)	5 V
表面贴装	YES
技术	CMOS
温度等级	MILITARY
端子形式	GULL WING
端子节距	1.27 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	10.8712 mm

BSP中添加新驱动的步骤（@WinCE5.0环境）: 各位，在下想在当前BSP包中添加一个自己定义的驱动，不知到具体的步骤是什么，各位大侠指点一二；（@WinCE5.0环境）我现在是这样做的：（假设添加的驱动名字为Test，在Src\Driver\目录下）1.在Src\Driver\目录下创建Test目录2.新建一个*.CPP的文件，新建source文件在Test目录下3.在BSP中的SRC\Driver目录下修改Dir文件把添加的驱动文件夹加进去；...; test654321 WindowsCE

晒WEBENCH设计的过程+设计一款输出9V@1A的电源: 设计要求：输入DC14V~DC22V,输出9V@1A。第一步：打开TI官网，进入WEBENCH的“电源”选项。给据设计要求输入参数，点击“开始设计”。第二步：选择电源设计方案。在这里我们选择低EMI“Low EMI”。第三步：如果想修改电源参数，在“更改输入”修改相关参数并点击“重新计算”。确定参数后，在TI推荐的方案中选择具体的电源芯片方案。在这里我们选择“LMZ35003”作为本方案的电源芯片...; ltbytyn 模拟与混合信号

串口sci初始化求助: [font=宋体][color=lime][font=宋体]void InitSci(void)//[/font][/color][color=lime][font=宋体]这个函数不懂。[/font][/color][/font][color=lime][font=宋体][font=宋体]{[/font][/font][/color][color=lime][font=宋体][font=宋体]//...; gaoxiao 微控制器 MCU

arm9和linux开发有没有什么模拟软件？: 想做在arm9和linux上的开发。但是没钱买板子，不知道有什么仿真软件没?就是他的功能与现实的开发板功能一样，大家知道都有那些啊?还有啊，大家认为什么书很好啊。给推荐几本好的书呗!...; zjwen Linux与安卓

弱下拉与强下拉，弱上拉和强上拉: 弱下拉与强下拉，弱上拉和强上拉Altera与Xilinx内部提供的上下拉一般是弱的，也就是电阻都比较大，这样电流比较小，充电比较慢，导致上下拉的速度比较缓慢。这样做的好处，一是提供了上下拉供开漏电路使用，另一方面因为比较弱，可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强，则不方便将其减弱。下面是一个人做的实验：今天做的实验就是发现一个开漏设计的上拉特别慢，慢得功能都出错...; drjloveyou FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多