2-641242-7概述

HEADER CONNECTOR,CABLE MNT,PLUG,27 CONTACTS,SKT,0.1 PITCH,IDC TERMINAL,WHITE

2-641242-7规格参数

FPGA中如何求倒数: 我先要做的是一个定点实数的倒数运算，我用16bit的数表示范围为1.0~15.0的实数,用4bit表示整数，11bit表示小数我的思路是先把1.0~15.0做倒数，然后扩大2048倍（右移11位），但是如果我要精确 ......; wang182004 FPGA/CPLD

IAR 编译错误: Error: a value of type "char const " cannot be used to initialize an entity of type "unsigned char const " const u8 testinf2={" Please wait .. "}; 一个数组16个数，定义没错， ......; eeacc stm32/stm8

【Altera SoC体验之旅】基于SocKit的视频服务器: 本实验是基于官方的演示例程，先上实验现象，再来琢磨具体的技术细节。本实验的基本原理是：HPS侧从SD卡读出MPEG2格式的视频数据，然后通过双核A9解码出RGB格式的视频，通过DMA ......; rowen800 FPGA/CPLD

Quartus II 13.0 sp1无法激活，紧急求助: 本应该支持正版的，无奈囊中羞涩。只能用破解:pleased: 我是在windows server2008 64位系统上安装的Quartus II 13sp1，路径没有中文和空格这个可以确认。我用的文件一些记不清了，应 ......; wsmysyn FPGA/CPLD

感谢1399866558网友，捐赠了大量开发板！: 感谢网友@1399866558向EEWORLD论坛的开发板流动站一次性捐赠了很多块开发板。小管在这里代表EEWORLD站方和可能受惠的网友们向网友1399866558表示衷心的感谢！感谢你对我们论坛的支持！ EEWOR ......; 高进聊聊、笑笑、闹闹

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多