电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

SSB6TM251202

产品描述20A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
产品类别连接器    接线终端   
文件大小113KB,共2页
制造商TE Connectivity(泰科)
官网地址http://www.te.com
下载文档 详细参数 全文预览

SSB6TM251202概述

20A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK

SSB6TM251202规格参数

参数名称属性值
厂商名称TE Connectivity(泰科)
Reach Compliance Codeunknown
ECCN代码EAR99
其他特性94V-2, POLYPROPYLENE
紧固方法SCREW
制造商序列号SSB6
安装类型BOARD
层数1
行数1
通路数25
额定电流20 A
额定电压300 V
安全认证UL; CSA
端子和端子排类型BARRIER STRIP TERMINAL BLOCK
线规12 AWG
你们都做过哪些模电实验?还记得么?
呵呵,好多实验做过就忘记了。。。...
eefansvv 模拟电子
串行外设接口应用举例
串行外设接口应用举例...
安_然 DSP 与 ARM 处理器
oscillaor phase noise求助
我搭建了一个最简单的正交LC oscillator. (quadrature). 要求phase noise -120dbc/hz.我的只能调到-111dbc/hz。求助大家如何设计才能达到要求?一般什么东西导致phase noise?如何才能减小phase ......
james_lvmu 无线连接
【FPGA问题讨论】用XILINX自带的XST做综合遇到问题
之前是用synplify的,现在改用XST,但是发现UCF文件中的一些语句不知道怎么写,比如用synplify是可以这样写,用XST呢,该怎么改? INST genblk0.FC_GTX_.FC2_DUAL LOC = GTX_DUAL_X1Y11;其中FC_ ......
eeleader FPGA/CPLD
[求助] 如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期(外部时钟)后依次输出。请问这个该如何设计?谢谢!...
GeorgePCB FPGA/CPLD
TI LM3S8962开发板套件小板的作用~
昨天飞雪001问及小板的作用,这里解释一下: 小板子是一个CAN的评估板,可以单独使用,但要另配仿真器 要么就是连在大板子上用,可以用大板子上的仿真器...
soso 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 318  1570  2831  1666  1383  7  32  57  34  28 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved