nRF52810
Product Specification
v1.0
4430_161 v1.0 / 2017-09-29
Key features
Key features:
•
2.4 GHz transceiver
•
•
•
•
•
•
•
•
-96 dBm sensitivity in
Bluetooth
low energy mode
Supported data rates: 1 Mbps, 2 Mbps
Bluetooth
low energy mode
-20 to +4 dBm TX power, configurable in 4 dB steps
On-chip balun (single-ended RF)
4.6 mA peak current in TX (0 dBm)
4.6 mA peak current in RX
RSSI (1 dB resolution)
®
®
®
®
Applications:
•
Computer peripherals and I/O devices
•
•
•
•
•
Mouse
Keyboard
Mobile HID
CE remote controls
Network processor
•
•
Wearables
Virtual reality headsets
ARM Cortex -M4 32-bit processor, 64 MHz
•
•
•
•
144 EEMBC CoreMark score running from flash memory
34.4 µA/MHz running from flash memory
32.8 µA/MHz running from RAM
Serial wire debug (SWD)
®
•
•
Health and medical
Enterprise lighting
•
•
•
Industrial
Commercial
Retail
•
Flexible power management
•
•
•
•
•
•
1.7 V-3.6 V supply voltage range
Fully automatic LDO and DC/DC regulator system
Fast wake-up using 64 MHz internal oscillator
0.3 µA at 3 V in System OFF mode, no RAM retention
0.5 µA at 3 V in System OFF mode with full 24 kB RAM retention
1.5 µA at 3 V in System ON mode, with full 24 kB RAM retention, wake on RTC
•
•
Beacons
Connectivity device in multi-chip solutions
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
192 kB flash and 24 kB RAM
Nordic SoftDevice ready
Support for concurrent multi-protocol
12-bit, 200 ksps ADC - 8 configurable channels with programmable gain
64 level comparator
Temperature sensor
Up to 32 general purpose I/O pins
4-channel pulse width modulator (PWM) unit with EasyDMA
Digital microphone interface (PDM)
3x 32-bit timer with counter mode
SPI master/slave with EasyDMA
I2C compatible 2-wire master/slave
UART (CTS/RTS) with EasyDMA
Programmable peripheral interconnect (PPI)
Quadrature decoder (QDEC)
AES HW encryption with EasyDMA
2x real-time counter (RTC)
Single crystal operation
Package variants
•
•
QFN48 package, 6 x 6 mm
QFN32 package, 5 x 5 mm
4430_161 v1.0
ii
Contents
Key features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ii
1
2
Revision history
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
9
10
10
10
11
11
11
11
About this document
.
2.1 Document naming and status
. . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 Peripheral naming and abbreviations
. . . . . . . . . . . . . . . . . . . . . . . .
2.3 Register tables
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3.1 Fields and values
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.4.1 DUMMY
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
4
Block diagram
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13
14
14
14
14
15
16
16
16
17
18
18
18
18
19
19
19
21
22
22
32
32
48
49
50
50
51
51
53
54
Core components
.
4.1 CPU
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.2 CPU and support module configuration
. . . . . . . . . . . . . . . . . . . . .
4.2 Memory
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1 RAM - Random access memory
. . . . . . . . . . . . . . . . . . . . . . . .
4.2.2 Flash - Non-volatile memory
. . . . . . . . . . . . . . . . . . . . . . . . .
4.2.3 Memory map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.4 Instantiation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 NVMC — Non-volatile memory controller
. . . . . . . . . . . . . . . . . . . . . .
4.3.1 Writing to flash
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.2 Erasing a page in flash
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.3 Writing to user information configuration registers (UICR)
. . . . . . . . . . . . .
4.3.4 Erasing user information configuration registers (UICR)
. . . . . . . . . . . . . . .
4.3.5 Erase all
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.6 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3.7 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4 FICR — Factory information configuration registers
. . . . . . . . . . . . . . . . . .
4.4.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5 UICR — User information configuration registers
. . . . . . . . . . . . . . . . . . .
4.5.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6.1 EasyDMA array list
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7 AHB multilayer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8 Debug
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8.1 DAP - Debug Access Port
. . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8.2 CTRL-AP - Control Access Port
. . . . . . . . . . . . . . . . . . . . . . . . .
4.8.3 Debug interface mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8.4 Real-time debug
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
Power and clock management
.
. . . . . . . . . . . . . . . . . . . . . . .
55
55
55
56
61
5.1 Power management unit (PMU)
. . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 Current consumption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2.1 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3 POWER — Power supply
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
iii
4430_161 v1.0
5.3.1 Regulators
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.2 System OFF mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.3 System ON mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.4 Power supply supervisor
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.5 RAM sections
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.6 Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.7 Retained registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.8 Reset behavior
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.9 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3.10 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4 CLOCK — Clock control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.1 HFCLK clock controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.2 LFCLK clock controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.3 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4.4 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
61
62
63
63
65
65
66
66
66
82
83
84
85
88
92
6
Peripherals
.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
6.1 Peripheral interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
6.1.1 Peripheral ID
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
6.1.2 Peripherals with shared ID
. . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.1.3 Peripheral registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.1.4 Bit set and clear
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.1.5 Tasks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.1.6 Events
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
95
6.1.7 Shortcuts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
96
6.1.8 Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
96
6.2 AAR — Accelerated address resolver
. . . . . . . . . . . . . . . . . . . . . . . .
97
6.2.1 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
97
6.2.2 Resolving a resolvable address
. . . . . . . . . . . . . . . . . . . . . . . . .
97
6.2.3 Use case example for chaining RADIO packet reception with address resolution using AAR
.
98
6.2.4 IRK data structure
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
98
6.2.5 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
98
6.2.6 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
101
6.3 BPROT — Block protection
. . . . . . . . . . . . . . . . . . . . . . . . . . .
101
6.3.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
103
6.4 CCM — AES CCM mode encryption
. . . . . . . . . . . . . . . . . . . . . . . .
106
6.4.1 Key-steam generation
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
107
6.4.2 Encryption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
107
6.4.3 Decryption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
108
6.4.4 AES CCM and RADIO concurrent operation
. . . . . . . . . . . . . . . . . . .
108
6.4.5 Encrypting packets on-the-fly in radio transmit mode
. . . . . . . . . . . . . . .
109
6.4.6 Decrypting packets on-the-fly in radio receive mode
. . . . . . . . . . . . . . .
110
6.4.7 CCM data structure
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
111
6.4.8 EasyDMA and ERROR event
. . . . . . . . . . . . . . . . . . . . . . . . .
112
6.4.9 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
112
6.4.10 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
117
6.5 COMP — Comparator
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
117
6.5.1 Differential mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
119
6.5.2 Single-ended mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
119
6.5.3 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
121
6.5.4 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
127
6.6 ECB — AES electronic codebook mode encryption
. . . . . . . . . . . . . . . . . .
127
6.6.1 Shared resources
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
128
6.6.2 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
128
4430_161 v1.0
iv
6.6.3 ECB data structure
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6.4 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6.5 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7 EGU — Event generator unit
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7.2 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8 GPIO — General purpose input/output
. . . . . . . . . . . . . . . . . . . . . .
6.8.1 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.2 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8.3 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9 GPIOTE — GPIO tasks and events
. . . . . . . . . . . . . . . . . . . . . . . . .
6.9.1 Pin events and tasks
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.2 Port event
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.3 Tasks and events pin configuration
. . . . . . . . . . . . . . . . . . . . . .
6.9.4 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9.5 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10 PDM — Pulse density modulation interface
. . . . . . . . . . . . . . . . . . . .
6.10.1 Master clock generator
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.2 Module operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.3 Decimation filter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.4 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.5 Hardware example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.6 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.7 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.10.8 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.11 PPI — Programmable peripheral interconnect
. . . . . . . . . . . . . . . . . . .
6.11.1 Pre-programmed channels
. . . . . . . . . . . . . . . . . . . . . . . . .
6.11.2 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12 PWM — Pulse width modulation
. . . . . . . . . . . . . . . . . . . . . . . .
6.12.1 Wave counter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.2 Decoder with EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.3 Limitations
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.4 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.5 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.12.6 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13 QDEC — Quadrature decoder
. . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.1 Sampling and decoding
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.2 LED output
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.3 Debounce filters
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.4 Accumulators
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.5 Output/input pins
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.6 Pin configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.7 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.13.8 Electrical specification
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14 RADIO — 2.4 GHz radio
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.1 EasyDMA
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.2 Packet configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.3 Maximum packet length
. . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.4 Address configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.5 Data whitening
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.6 CRC
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.7 Radio states
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.8 Transmit sequence
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.14.9 Receive sequence
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
128
128
130
130
130
137
137
137
139
187
188
189
189
190
190
201
201
202
202
202
203
204
204
205
210
210
212
212
252
252
256
263
263
264
273
273
274
275
275
275
276
276
277
284
285
285
286
287
287
287
288
289
289
291
4430_161 v1.0
v