ED9F52R40E6X,ED9F52R40E6X pdf中文资料,ED9F52R40E6X引脚图,ED9F52R40E6X电路-Datasheet-电子工程世界

ED9F52R40E6X: 产品描述D Subminiature Connector, 9 Contact(s), Female, Solder Terminal,; 产品类别连接器连接器; 文件大小329KB，共8页; 制造商Positronic Industries

下载文档详细参数全文预览

ED9F52R40E6X概述

D Subminiature Connector, 9 Contact(s), Female, Solder Terminal,

参数名称	属性值
是否Rohs认证	不符合
厂商名称	Positronic Industries
Reach Compliance Code	unknown
其他特性	STANDARDS: MIL-DTL-24308; IEC 807-2, POLARIZED
连接器类型	D SUBMINIATURE CONNECTOR
联系完成配合	GOLD FLASH OVER NICKEL
联系完成终止	GOLD FLASH OVER NICKEL
触点性别	FEMALE
DIN 符合性	NO
空壳	NO
滤波功能	NO
IEC 符合性	YES
绝缘体材料	POLYAMIDE
MIL 符合性	YES
制造商序列号	ED
插接信息	MULTIPLE MATING PARTS AVAILABLE
混合触点	NO
安装类型	BOARD
选件	GENERAL PURPOSE
外壳面层	TIN
外壳材料	STEEL
外壳尺寸	1/E
端接类型	SOLDER
触点总数	9
UL 易燃性代码	94V-0

【放大电路学习】功率放大电路概述: 各种放大电路的主要任务是使负载上获得尽可能大的不大真电压信号，它们的主要指标是电压放大倍数。而功率放大电路的主要任务则是，在允许的失真限度内，尽可能高效率地向负载提供足够大的功率。因此，功率放大电路的电路形式、工作状态、分析方法等都与小信号放大电路有所不同。对功率放大电路的基本要求是：（1）[b]输出功率要大[/b]。输出功率[i][font=Times New Roman]P[/font][/i...; 七月七日晴模拟电子

【工作经验】开漏电路特点及应用: 在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOS FET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。如图1所示：[b]组成开漏形式的电路有以下几个特点：[/...; clark 模拟电子

跟着大神们学树莓派3: [size=7][font=黑体][size=4][font=宋体] [size=5]开箱图就不发了。PI3今晚到的，由于没有键盘，就安装了个系统。跟着[url=home.php?mod=space&uid=361702]@x1816[/url] 的帖子玩就好。不过有点需要注意的是，[/size][/font][/size][/font][/size][size=7][font=黑体][size=...; RCSN Linux与安卓

【聊聊DSP】我和DSP的那几年: 看了活动的介绍才了解到，DSP居然已经有30岁了，我和DSP也几乎是同龄人了。从我本科的时候开始听说有这种神奇的东西，由于当时经费有限，小小本科生没有机会去用当时来说高级的dsp，说他高级，一方面是他需要的开发器价格不菲，动不动就2k，而且当时第三方做开发器的也少。另一方面，连51的keil编译环境都弄的费劲的我，就更别提去熟悉一个更复杂一些的ccs了。所以最初只闻其声，不见其形，DSP还是那个传...; sjl2001 DSP 与 ARM 处理器

找2450/2451设计和调试高手: 本人因个人爱好，用2450开发一款产品，无奈在用SD卡启动时232上DNW没有通讯，各位大虾帮忙者重酬。请留下QQ，或手机，或发到我邮箱larry_laigz@126.com...; spurray 嵌入式系统

实现NIOSII从ECPS启动的步骤: 开发软件:QuartusII 7.2,Niosii IDE 7.21.定制NIOSII软核,任意级别的核都可以,要能支持JTAG2.添加必要component,如jtaguart,onchip_mem,ecps_controler,为了稳定最好添加pll和sysid,再加几个PIO口吧,一会调试程序用,这样最简单的脱机运行环境就建立了.3.CPU的reset adress(复位地址)和vector...; 寒江雪e FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多