7301LY4V41BE2,7301LY4V41BE2 pdf中文资料,7301LY4V41BE2引脚图,7301LY4V41BE2电路-Datasheet-电子工程世界

7301LY4V41BE2: 产品描述TOGGLE SWITCH, 3PDT, LATCHED, 0.02A, 20VDC, THROUGH HOLE-STRAIGHT, ROHS COMPLAINT; 产品类别机电产品开关; 文件大小1015KB，共14页; 制造商C&K; 标准

下载文档详细参数全文预览

7301LY4V41BE2概述

TOGGLE SWITCH, 3PDT, LATCHED, 0.02A, 20VDC, THROUGH HOLE-STRAIGHT, ROHS COMPLAINT

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	C&K
包装说明	ROHS COMPLAINT
Reach Compliance Code	not_compliant
ECCN代码	EAR99
主体宽度	8.13 mm
主体高度	16 mm
主体长度或直径	15.75 mm
触点（交流）最大额定R负载	.02A@20VAC
最大触点电流（交流）	0.02 A
最大触点电流（直流）	0.02 A
触点（直流）最大额定R负载	.02A@20VDC
最大触点电压（交流）	20 V
最大触点电压（直流）	20 V
电气寿命	100000 Cycle(s)
JESD-609代码	e4
安装特点	THROUGH HOLE-STRAIGHT
最高工作温度	85 °C
最低工作温度	-30 °C
密封	EPOXY TERMINAL SEALED
表面贴装	NO
开关动作	LATCHED
开关功能	3PDT
开关类型	TOGGLE SWITCH
端子面层	Gold (Au) - with Nickel (Ni) barrier
端接类型	SOLDER

反射面天线设计及计算实例: [i=s] 本帖最后由 Jacktang 于 2018-4-20 08:57 编辑 [/i][color=#111111][backcolor=rgb(251, 251, 251)][font=][size=3][b]反射面天线设计及计算实例[/b][/size][/font][/backcolor][/color][size=3][b][/b][/size]...; Jacktang RF/无线

如何将 ADI 公司的 SPICE Model Library 加入 Multisim 11 中: 大家好：我从以下 ADI 官网下载了 ADI SPICE Model Library (zip) 压缩档，解开后得到一个 ADI_All_Spice_Models 资料夹，但不知道如何将这些 SPICE 元件加到 Multisim 11 里面，因为我要找一个零件是 AD8040，在那个资料夹有看到 AD8040.cir，请问 CIR 是元件模型吗？请大家指导小弟一下好吗？谢谢。[url=[url]...; PSIR 模拟电子

关于150HZ左右的低通滤波电路设计疑问: 关于150HZ左右的低通滤波电路设计疑问？依照网络的图，搭建的150HZ的低通滤波电路。其中选用LM358，电阻为R1=R2=10K,C1=C2=0.1uF, Rf=R=56K，结果通过示波器发现信号衰减，发现信号衰减,100mVpp的正弦波衰减为42mVpp，不知什么原因？...; Grizabella 模拟电子

智林LPC111X核芯板程序: /*\\\|///\\ - - //( @ @ )+---------------------oOOo-(_)-oOOo-------------------------+| Z111x Demo || || 刘笑然 by Xiaoran Liu || 2010.3.26 || ========================================================= ||...; ddllxxrr NXP MCU

急招CDMA硬件部经理: 一家加拿大公司现招聘CDMA硬件经理，职位介绍如下，如有意者请与我联系。azure-li@hotmail.comPosition:Leader for the CDMA Hardware DepartmentThe CDMA Hardware Cost Reduction & Sustaining department consists of 6 teams (80+ engineers) loc...; forhelp 嵌入式系统

程序问题: module wer(clk,rst,led0,led1);input clk;input rst;output led0;wire led0;reg[8:0] cnt;wire led1;ertq inse (.CLKIN_IN(clk),.RST_IN(rst),.CLKFX_OUT(led0));...; eeleader FPGA/CPLD

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多