电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

800

产品描述MALE, STRAIGHT TWO PART BOARD CONNECTOR, SOLDER
产品类别半导体    其他集成电路(IC)   
文件大小168KB,共4页
制造商Make Power
官网地址http://www.make-ps.com
下载文档 全文预览

800在线购买

供应商 器件名称 价格 最低购买 库存  
800 - - 点击查看 点击购买

800概述

MALE, STRAIGHT TWO PART BOARD CONNECTOR, SOLDER

文档预览

下载PDF文档
www.make-ps.com
E-mail:info@make-ps.com
800 series
F
EATURES
Single, Dual, Triple Output
DC/DC Converter
Synchronization
6 sided Continuous Shielding
9.38W/In
3
Power Density
Efficiency to 82%
VDE / EN 60950 Approved
>1,000,000 Hours MTBF
D
ESCRIPTIONS
The 800 series is family of miniature, high performance and
high reliability DC/DC converters. The 800 series operates
over 2:1 input voltage ranges of 9 to 18, 18 to 36 or 36 to
72VDC; providing single, dual and triple output combinations
of 5, 12, 15, ±5, ±12, ±15, 5/±12 and 5/±15 VDC. Standard
features include 500VDC input/output isolation, efficiency
as high as 82%, tight line/load regulation and low output
ripple and noise. All 24 models are packaged in compact,
low profile 1” X 2” X 0.4” metal cases.
I
NPUT
C
HARACTERISTICS
Min Typ Max Unit/Comments
Input Voltage Range
12 VDC Input Models
9
12
24 VDC Input Models
18 24
48 VDC Input Models
36 48
Remote On / OFF Control
Supply ON
Supply OFF
Logic Referenced to Negative Input
Input Filter
Input Fuse Rating
18
36
72
VDC
VDC
VDC
0 VDC to 0.6 VDC
1 VDC to 5 VDC
LC Type
See Model Selection
Guide
O
UTPUT
C
HARACTERISTICS
Min Typ Max Unit/Comments
Output Voltage Accuracy
Single & Dual Outputs
Triple Outputs - Primary
- Auxiliaries
Voltage Balance:
Dual Outputs
Triple Outputs (Auxiliaries)
Minimum Load
10%
Line Regulation
Single & Dual Outputs
Triple Outputs - Primary
- Auxiliaries
Load Regulation
Single Outputs
Dual Outputs
Triple Outputs - Primary
- Auxiliaries
Ripple/Noise
Short Circuit Protection
Transient Recovery Time
Temperature Coefficient
Over Voltage Protection
±1.0 %
1
±1.0 %
1
±6.0 %
1
±1.0 %; Equal Output Loads
±1.0 %; Equal Output Loads
Full Load
±0.5 %
2
±0.5 %
2
5.0 %
2
%
3
%
3
; Equal Loads
%
3
%
3
; Equal Loads
% of Vout
(20 MHz B.W.)
Continuous, Auto-
matic Recovery
200
μS
to within1% error
band for 50% step
load change
±0.01 % per
o
C
See Model Selection Guide
±0.5
±1.0
±0.5
±6.0
2
G
ENERAL
C
HARACTERISTICS
Switching Frequency
Isolation Voltage
Isolation Resistance
MTBF (MIL-HBK-217F)
Min Typ Max Unit/Comments
kHz
100
VDC, 1 minute
500
Mohm, 500VDC
1000
Million Hours,
1
+25
o
C, Ground
Benign
1
2
3
= Output voltage at nominal line & FL
= % Output voltage measured from min. input line to maximum
= Output voltage measured from FL to 10% Load
>> B-85
原理图中的BUS总线问题?
为什么我原理图中的BUS总线显示连接上了,ERC检查也没错,导入到PCB中就没有连上呢,部分原理图如下,谢谢高手指导! 本帖最后由 zhouyueping1986 于 2008-6-16 16:03 编辑 ]...
zwb312 PCB设计
请问谁用过AVR写过18B20的驱动啊?
本信息来自合作QQ群:电子工程师技术交流(12425841) 群主在坛子ID:Kata 大家上午好,请问有谁用过AVR的单片机写过18B20的驱动啊 ...
发仔 Microchip MCU
quratus综合优化掉程序,怎么办
我写了一个数字钟,然后综合为什么就6个单元啊,这也太少了。是不是优化没了。有什么办法吗? 173834 ...
haozix521 FPGA/CPLD
k9k8gu08a怎么跳不到main里面
看着大家的帖子,我试着修改程序。 可是,怎么就不能进入main呢 我用led_test测试,已经执行到那一行了,下面是相关代码,请大家指点一下 ; bl Led_Test ldr r0, =BWSCON ldr r0, ......
hjyhjony 嵌入式系统
有没有人搞过can的ip核,网上的资源可以用吗?
有没有哪位大虾搞过can的ip核,网上下载的资源可以用吗?看起来还比较完整的,比如程序员联合网上面的一个包。。。 有用过的吗??...
open82977352 FPGA/CPLD
对话框如何从视图中读取数据作为它的初始值
CSetDlg::CSetDlg(CWnd* pParent /*=NULL*/) : CDialog(CSetDlg::IDD, pParent) { //{{AFX_DATA_INIT(CSetDlg) m_bchannel1 =TRUE;//初始化 //}}AFX_DATA_INIT } void CSetD ......
ggggihss 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1416  1625  792  1661  1546  40  15  38  42  31 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved