电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

HC49J/311DF36.0MHZ

产品描述Parallel - Fundamental Quartz Crystal, 36MHz Nom, ROHS COMPLIANT,RESISTANCE WELDED PACKAGE-3
产品类别无源元件    晶体/谐振器   
文件大小128KB,共1页
制造商Golledge Electronics
官网地址http://www.golledge.com/
标准  
下载文档 详细参数 全文预览

HC49J/311DF36.0MHZ概述

Parallel - Fundamental Quartz Crystal, 36MHz Nom, ROHS COMPLIANT,RESISTANCE WELDED PACKAGE-3

HC49J/311DF36.0MHZ规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Golledge Electronics
包装说明ROHS COMPLIANT,RESISTANCE WELDED PACKAGE-3
Reach Compliance Codecompliant
其他特性TAPE AND REEL
老化3 PPM/FIRST YEAR
晶体/谐振器类型PARALLEL - FUNDAMENTAL
驱动电平100 µW
频率稳定性0.001%
频率容差30 ppm
负载电容16 pF
制造商序列号HC49J
安装特点SURFACE MOUNT
标称工作频率36 MHz
最高工作温度60 °C
最低工作温度-10 °C
物理尺寸L13.46XB11.0XH5.3 (mm)/L0.53XB0.433XH0.209 (inch)
串联电阻30 Ω
表面贴装YES

文档预览

下载PDF文档
SM Crystal Formed Leads
Specifications
HC49J
Parameters
Package:
Frequency range:
Resistance weld
1.80 ~ 160MHz
Product
HC49J
L
1
2
3
5
specify
L
1
2
3
5
C
specify
0
1
2
3
4
specify
B
D
E
F
J
S
specify
F
3
5
Option
Code
Calibration tolerance:
0.50
3.00
0.50
11.00
(max)
5.30
(max)
13.46
3.00
4.88
±5ppm
±10ppm
±20ppm
±30ppm
±50ppm
Other values (±3ppm ~ ±100ppm)
±5ppm
±10ppm
±20ppm
±30ppm
±50ppm
±100ppm
Other values (±3ppm ~ ±100ppm)
Temperature stability:
0.60
1.20
SOLDER PAD LAYOUT
1.60
4.00
14.00
2.00
2.90
Operating temperature range:
0 to +50°C
-10 to +60°C
-20 to +70°C
-30 to +80°C
-40 to +85°C
Other values
Circuit condition:
12pF
16pF
18pF
20pF
30pF
Series resonant
Other values
Fundamental
3rd overtone
5th overtone
2.40
Features
Ideal for custom specifications
Fundamental mode available up to 40.0MHz
Custom frequencies easily produced
Tight specifications available
Wide frequency range available
Low cost for volume applications
Express manufacturing service
Oscillation mode:
Equivalent series resistance (max):
800Ω (1.80 ~ 2.0MHz)
500Ω (>2.0 ~ 2.4MHz)
300Ω (>2.4 ~ 3.0MHz)
150Ω (>3.0 ~ 3.5MHz)
120Ω (>3.5 ~ 4.0MHz)
100Ω (>4.0 ~ 4.4MHz)
80Ω (>4.4 ~ 6.0MHz)
50Ω (>6.0 ~ 9.0MHz)
30Ω (>9.0 ~ 36.0MHz)
40Ω (25.0 ~ 90.0MHz, 3rd OT)
70Ω (60.0 ~ 160MHz, 5th OT)
Static capacitance (C
0
):
Ageing:
7pF max
±3ppm max first year
100μW
Test drive level:
Standard.
Optional - Please specify required code(s) when ordering
Ordering Information
Product name + frequency + specification code
eg:
HC49J/351DF 16.1760MHz
30/50/10/16-F
HC49J/232S3 48.0MHz
20/30/20/S-3
Available on T&R - 700 pcs per reel.
Refer to our website for T&R and soldering details.
Tel:
+44 1460 256 100
01 May 1998
26 Jul 2002
Fax:
+44 1460 256 101
E-mail:
sales@golledge.com
Web:
www.golledge.com
DSP中INT等数据类型的字节数
在VC5416中用sizeof查看,总线是16-bit的 int chardouble 分别是 1 1 2 而在PC机上看是 1 4 8 是怎么回事呢? ...
jiafenyong DSP 与 ARM 处理器
请教在MDK中stdlib头文件,fgct等函数无法通过编译
小弟现在需要把浮点转字符串,找到C中有库函数可以实现,gcvt,fcvt等函数,它们是stdlib头文件中包含,可是我使用了之后编译错误时这些函数都没有定义,而sprintf函数却可以使用,请哪位 ......
wwudii stm32/stm8
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。 460212 这个报错很明显,是说你在例化的时候,被例化的模块中有 ......
小梅哥 FPGA/CPLD
CC3200 Out of Box Application例程的一处错误
第一次看到Out of Box例程里的温度时怀疑是不是温度传感器坏了 后来一想可能温度的单位是华氏 对于习惯使用摄氏单位国家的人,这个数值真不好理解 399669 今天翻代码发现一处错误,原 ......
littleshrimp 无线连接
crc16 源代码分享
// Copyright 2007 Altera Corporation. All rights reserved. // Altera products are protected under numerous U.S. and foreign patents, // maskwork rights, copyrights and other intell ......
eeleader FPGA/CPLD
【FPGA设计问题】verilog 中敏感列表的三个信号沿
在时钟clk的上升沿而且同时信号A 为高时 发数据,可是信号A是有固定周期的(维持8个时钟的高),可是正巧时钟clk的上升沿的时候,仔细观察波形 发现A其实还没有处于高(略微落后一点时间变成高 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2591  1455  58  2350  2735  44  55  47  15  53 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved