电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

MVS11V1AJ-R45.0010MHZ

产品描述CMOS/TTL Output Clock Oscillator, 45.001MHz Nom, ROHS COMPLIANT J LEADED PACKAGE-4
产品类别无源元件    振荡器   
文件大小428KB,共2页
制造商MtronPTI
官网地址http://www.mtronpti.com
标准  
下载文档 详细参数 全文预览

MVS11V1AJ-R45.0010MHZ概述

CMOS/TTL Output Clock Oscillator, 45.001MHz Nom, ROHS COMPLIANT J LEADED PACKAGE-4

MVS11V1AJ-R45.0010MHZ规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称MtronPTI
Reach Compliance Codeunknown
最大控制电压4.5 V
最小控制电压0.5 V
最长下降时间10 ns
频率调整-机械NO
频率偏移/牵引率50 ppm
频率稳定性1000%
JESD-609代码e4
线性度10%
制造商序列号MVS
安装特点SURFACE MOUNT
标称工作频率45.001 MHz
最高工作温度70 °C
最低工作温度
振荡器类型CMOS/TTL
输出负载5 TTL, 30 pF
物理尺寸14.22mm x 9.78mm x 4.7mm
最长上升时间10 ns
最大供电电压5.25 V
最小供电电压4.75 V
标称供电电压5 V
表面贴装YES
最大对称度40/60 %
端子面层Nickel/Gold (Ni/Au)

文档预览

下载PDF文档
MVS Series
9x14 mm, 5.0 Volt, HCMOS/TTL, VCXO
General purpose VCXO for Phase Lock Loops (PLL), Clock
Recovery, Reference Signal Tracking and Synthesizers
Frequencies up to 160 MHz and tri-state option
Pin Connections
MtronPTI reserves the right to make changes to the product(s) and service(s) described herein without notice. No liability is assumed as a result of their use or application.
Please see
www.mtronpti.com
for our complete offering and detailed datasheets. Contact us for your application specific requirements: MtronPTI
1-800-762-8800.
Revision: 08-14-07
EEWORLD大学堂----太阳系新纪录:德机器人0.887秒解开魔方
太阳系新纪录:德机器人0.887秒解开魔方:https://training.eeworld.com.cn/course/3551 ? 大家都玩过魔方,你拼好一个模仿需要多长时间?几十分钟?几分钟还是几秒钟?现在,德国工程师最新研 ......
phantom7 机器人开发
如何添加USB的硬盘
我有一个USB接口的硬盘,要在我的电脑中使用,不知道该怎么用啊 ...
amork2007 嵌入式系统
MicroPython主要历史版本
MicroPython主要历史版本 1.0,2014-5-4 1.1,2014-6-13 1.2,2014-7-14 1.3,2014-8-13 1.4,2015-3-30 1.5,2015-8-21 1.6,2016-2-1 1.7,2016-4-11 1.8,2016-5-4 ......
dcexpert MicroPython开源版块
关于高频功率放大器的设计问题
希望来一位大神指教一下高频功率放大器怎么做,指标如下: 工作频率范围:1MHZ--5MHZ 输出电压:大于70V 输出阻抗:50欧姆 用普通的三极管能搭出来么?还是得用高频运放芯片,到网 ......
fanyan123 模拟电子
你好,2020下半年
一转眼,2020已经半年过去了~ 今天我家小姑子吐槽说,我已经在家直接从寒假过到暑假,在家里洗了半年的碗,用光了2瓶的洗洁精了。 今年很特殊,因为疫情,有了很多特别的经历。 回 ......
okhxyyo 聊聊、笑笑、闹闹
signaltap II综合assign语句的问题
直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用,在用signaltap II仿真的时候,看不到clk_out的波形(一直为低电平)。请问一下,这是什么原因? ...
平漂流 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1045  155  2674  2789  2435  22  4  54  57  50 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved