ASL-125.000MHZ-I-S1-B-T,ASL-125.000MHZ-I-S1-B-T pdf中文资料,ASL-125.000MHZ-I-S1-B-T引脚图,ASL-125.000MHZ-I-S1-B-T电路-Datasheet-电子工程世界

ASL-125.000MHZ-I-S1-B-T: 产品描述HCMOS/TTL Output Clock Oscillator, 1MHz Min, 125MHz Max, 125MHz Nom, ROHS COMPLIANT, SMD, 4 PIN; 产品类别无源元件振荡器; 文件大小896KB，共2页; 制造商Abracon; 官网地址http://www.abracon.com/index.htm; 标准

下载文档详细参数全文预览

ASL-125.000MHZ-I-S1-B-T概述

HCMOS/TTL Output Clock Oscillator, 1MHz Min, 125MHz Max, 125MHz Nom, ROHS COMPLIANT, SMD, 4 PIN

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Abracon
包装说明	ROHS COMPLIANT, SMD, 4 PIN
Reach Compliance Code	compliant
其他特性	TRI-STATE; ENABLE/DISABLE FUNCTION; TAPE AND REEL
最长下降时间	2.5 ns
频率调整-机械	NO
频率稳定性	100%
JESD-609代码	e4
制造商序列号	ASL
安装特点	SURFACE MOUNT
端子数量	4
最大工作频率	125 MHz
最小工作频率	1 MHz
标称工作频率	125 MHz
最高工作温度	50 °C
最低工作温度
振荡器类型	HCMOS/TTL
输出负载	10 TTL, 15 pF
封装主体材料	CERAMIC
封装等效代码	DILCC4,.2,200
物理尺寸	7.0mm x 5.08mm x 1.8mm
电源	5 V
认证状态	Not Qualified
最长上升时间	2.5 ns
最大压摆率	80 mA
最大供电电压	5.5 V
最小供电电压	4.5 V
标称供电电压	5 V
表面贴装	YES
最大对称度	45/55 %
端子面层	Gold (Au)

LSM303C MSP430FR5969驱动: [i=s] 本帖最后由 littleshrimp 于 2017-7-26 23:14 编辑 [/i]ST的LSM303C集成了加速度和磁场官方提供的例程在论坛里可以下载[url=https://bbs.eeworld.com.cn/thread-544340-1-1.html]https://bbs.eeworld.com.cn/thread-544340-1-1.html[/url]今天用MSP43...; littleshrimp MEMS传感器

【FPGA助学系列—实例1—流水灯】: 没有办法，流水灯是嵌入式第一实例。第一个例子就是它了。FPGA的时钟48MHZ，使用两个计数器计数。太简单了就不介绍了。第二例准备做个跑表。例程需使用Quartus II 11.1及11.1以上版本才可以打开。版本低于11.1的需重建工程和重新配置IO。[[i] 本帖最后由 ltbytyn 于 2013-6-24 17:07 编辑 [/i]]...; ltbytyn FPGA/CPLD

新人报道，欢迎大家指教哈: 本人在校本科生，实验室需要学习DSP，2812，初来匝道，欢迎各位高手指教哈...; uestccwy DSP 与 ARM 处理器

早就想参加飞思卡尔技术论坛，这次终于有机会了: [font=宋体][font=宋体]做芯片这行好几年，各种技术会议也参加了不少，只是飞思卡尔的技术论坛还没有去过。一直想参加，毕竟属于行业的老大啊！可是哪有那么容易！[/font][/font][font=宋体][font=宋体]今年的飞思卡尔大学生智能车赛开办了一个博客大赛，参与投票的工程师就有机会参加技术论坛。赶紧去投了票，真的希望能抽到我！[/font][/font][font=宋体][fo...; 嵌入式系统

问一个关于显示模块的问题？: 一家公司出了道面试题，用的是三星的128S64AA1显示模块，要求把输出给这模块的中文显示信号转化成英文显示信号。我不太了解，比如这模块的中文字库是怎么调用的，谁了解这方面的内容吗，能谈下吗，有这方面的资料吗...; zhengyuyong 嵌入式系统

AD9266时序问题，求解释!!!!!!!!: ADA9266的时序图如下：[img]C:\Users\Administrator\Desktop\YWZ_FQE%HGJ73(@6@JSY6%5BV.jpg[/img]我的理解是：在DCO的上升沿采16位数据的奇数八位，在下降沿采16位数据的偶数八位，然后在下一个DCO的上升沿将数据拼接。但是按照上述方法采的数据不对，请问是不是我对时序图理解错了？求指教...; zk1991zy FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多