电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

LT1375IN8-5#TR

产品描述IC 3 A SWITCHING REGULATOR, 570 kHz SWITCHING FREQ-MAX, PDIP8, 0.300 INCH, PLASTIC, DIP-8, Switching Regulator or Controller
产品类别电源/电源管理    电源电路   
文件大小506KB,共28页
制造商Linear ( ADI )
官网地址http://www.analog.com/cn/index.html
下载文档 详细参数 全文预览

LT1375IN8-5#TR概述

IC 3 A SWITCHING REGULATOR, 570 kHz SWITCHING FREQ-MAX, PDIP8, 0.300 INCH, PLASTIC, DIP-8, Switching Regulator or Controller

LT1375IN8-5#TR规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称Linear ( ADI )
零件包装代码DIP
包装说明DIP,
针数8
Reach Compliance Codecompliant
ECCN代码EAR99
模拟集成电路 - 其他类型SWITCHING REGULATOR
控制模式CURRENT-MODE
最大输入电压25 V
最小输入电压5 V
标称输入电压15 V
JESD-30 代码R-PDIP-T8
JESD-609代码e0
湿度敏感等级1
功能数量1
端子数量8
最高工作温度125 °C
最低工作温度-40 °C
最大输出电流3 A
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)255
认证状态Not Qualified
座面最大高度3.429 mm
表面贴装NO
切换器配置BUCK
最大切换频率570 kHz
技术BIPOLAR
温度等级AUTOMOTIVE
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间40
宽度7.62 mm
时间同步网络
在通信领域,“同步”概念是指频率的同步,即网络各个节点的时钟频率和相位同步,其误差应符合标准的规定。目前,在通信网中,频率和相位同步问题已经基本解决,而时间的同步还没有得到很好的解决。时间同步是指网络各个节点时钟以及通过网络连接的各个应用界面的时钟的时刻和时间间隔与协调世界时(UTC)同步,最起码在全国范围内要和北京时间同步。时间同步网络是保证时间同步的基础,构成时间同步网络可以采取有线方式,也可...
26979746 RF/无线
毕业设计,音频走线方面问题请教下各位
上面是功放的原理图,音源是全志A33的核心板,接功放的6和11脚,P11和P12是喇叭。请问下铺地是直接整块板一起铺地呢?还是功放单独铺地,然后一根地线接到电源接口的滤波电容地还有怎么才能减少喇叭噪音呢,没有开声音喇叭也有电流音...
z45217 PCB设计
硬件调试问题:电源网络漏电
小弟在调试一块主板,遇到了很奇怪的问题,请大家帮帮忙。小弟的板子分为CPU板和底板,通过一个200pin的插座相连。CPU板上有CPU,Flash,SDRAM和电源芯片,底板上有USB网卡等功能芯片,输入电压5V,从底板输入,通过200pin连接器给CPU板供电,CPU板上的电源芯片产生3.3和1.8V电压,除了给CPU供电外,还通过200pin连接器给底板的IC供电。目前调试的情况是:单独调试C...
陶金 嵌入式系统
出一块FPGA的开发板和 cortex M4 开发板
[i=s] 本帖最后由 2638823746 于 2014-6-27 15:25 编辑 [/i]两个板子跟新的一样,如果低于九成九新,买了完全可以退,最近缺点钱,就出了吧,FPGA 原价 1580元,二手1200元出,买来时间 三月M4原价95 ,二手70元出。买来时间 2月需要的朋友联系我的QQ[font=Tahoma,][url=https://home.eeworld.com.cn/space...
2638823746 淘e淘
jpeg编码
请问DM368芯片如何去做实时编码工作,现在sensor获取的原始数据为yuv格式,需要编码实现jpeg格式,dvsdk上的示例中,有实现将图片数据的文件直接编码转为jpeg的方式,我想要直接将sensor获取的数据直接编码,再输出,具体该如何操作。...
huangyunxiang TI技术论坛
基于EDA工具的FPGA/CPLD开发流程
1、 文本/原理图编辑与修改。首先利用EDA工具的文本或图形编辑器将设计者的设计意图用文本(ABEL-HDL程序)或图形方式(原理图或状态图)表达出来。  2、 编译。完成设计描述后即可通过编译器进行排错编译,变成特定的文本格式,为下一步的综合做准备。  3、 综合。这是将软件设计与硬件的可实现性挂钩,是将软件转化为硬件电路的关键步骤。综合后HDL综合器可生成ENIF、XNF或VHDL等格式的网表...
aimyself FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 355  490  588  1320  1376 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved