电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

SN54LV00FK

产品描述LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, CQCC20, CERAMIC, LCC-20
产品类别逻辑    逻辑   
文件大小108KB,共6页
制造商Texas Instruments(德州仪器)
官网地址http://www.ti.com.cn/
敬请期待 详细参数 选型对比

SN54LV00FK概述

LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, CQCC20, CERAMIC, LCC-20

SN54LV00FK规格参数

参数名称属性值
厂商名称Texas Instruments(德州仪器)
零件包装代码QLCC
包装说明QCCN,
针数20
Reach Compliance Codeunknown
系列LV/LV-A/LVX/H
JESD-30 代码S-CQCC-N20
长度8.89 mm
逻辑集成电路类型NAND GATE
功能数量4
输入次数2
端子数量20
最高工作温度125 °C
最低工作温度-55 °C
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码QCCN
封装形状SQUARE
封装形式CHIP CARRIER
传播延迟(tpd)21 ns
认证状态Not Qualified
座面最大高度2.03 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)2.5 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子形式NO LEAD
端子节距1.27 mm
端子位置QUAD
宽度8.89 mm

SN54LV00FK相似产品对比

SN54LV00FK SN54LV00W SN54LV00J SN74LV00D
描述 LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, CQCC20, CERAMIC, LCC-20 LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, CDFP14, CERAMIC, FP-14 LV/LV-A/LVX/H SERIES, QUAD 2-INPUT NAND GATE, CDIP14, 0.300 INCH, DIP-14 Quadruple 2-Input Positive-NAND Gate 14-SOIC -40 to 85
厂商名称 Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器) Texas Instruments(德州仪器)
零件包装代码 QLCC DFP DIP SOIC
包装说明 QCCN, DFP, DIP, SOP, SOP14,.25
针数 20 14 14 14
Reach Compliance Code unknown unknown unknown not_compliant
系列 LV/LV-A/LVX/H LV/LV-A/LVX/H LV/LV-A/LVX/H LV/LV-A/LVX/H
JESD-30 代码 S-CQCC-N20 R-GDFP-F14 R-GDIP-T14 R-PDSO-G14
长度 8.89 mm 9.21 mm 19.56 mm 8.65 mm
逻辑集成电路类型 NAND GATE NAND GATE NAND GATE NAND GATE
功能数量 4 4 4 4
输入次数 2 2 2 2
端子数量 20 14 14 14
最高工作温度 125 °C 125 °C 125 °C 85 °C
最低工作温度 -55 °C -55 °C -55 °C -40 °C
封装主体材料 CERAMIC, METAL-SEALED COFIRED CERAMIC, GLASS-SEALED CERAMIC, GLASS-SEALED PLASTIC/EPOXY
封装代码 QCCN DFP DIP SOP
封装形状 SQUARE RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 CHIP CARRIER FLATPACK IN-LINE SMALL OUTLINE
传播延迟(tpd) 21 ns 18 ns 18 ns 18 ns
认证状态 Not Qualified Not Qualified Not Qualified Not Qualified
座面最大高度 2.03 mm 2.03 mm 5.08 mm 1.75 mm
最大供电电压 (Vsup) 5.5 V 5.5 V 5.5 V 5.5 V
最小供电电压 (Vsup) 2 V 2.7 V 2.7 V 2.7 V
标称供电电压 (Vsup) 2.5 V 3.3 V 3.3 V 3.3 V
表面贴装 YES YES NO YES
技术 CMOS CMOS CMOS CMOS
温度等级 MILITARY MILITARY MILITARY INDUSTRIAL
端子形式 NO LEAD FLAT THROUGH-HOLE GULL WING
端子节距 1.27 mm 1.27 mm 2.54 mm 1.27 mm
端子位置 QUAD DUAL DUAL DUAL
宽度 8.89 mm 6.29 mm 7.62 mm 3.9 mm
找不到“xxx”(或它的某一个组件)。请确认路径和文件名正确并且所需要的库全部可用。WinCE5.0,VC++2005,PocketPC Platform
用VS2005(VC++)开发的小串口通讯程序,在WinCE5.00 SMASUNG ARM920T-S3C2443下运行,出现如题的错误。 在Google上查了,帮助不大,没找到合适的解决方案, 另外,我还拷贝了一些GPS的程序 ......
wfdx022 嵌入式系统
vhdl中work库的问题
问各位: 1.书中说这个例子max+plus2不支持,为什么??? 2.书中说work库是默认打开的,那么下面程序中的use work.packexp.all;这句话可以不用写吗??? 谢谢. LIBRARY IEEE ; ......
aeiou 嵌入式系统
编译遇到#10010错误
在跑一个ti工程师给的pwm的程序。新建一个rtos的empty工程,导入后遇到以下错误。 Description Resource Path Location Type #10010 errors encountered during linking; "12345.out" not b ......
zhangyue 微控制器 MCU
PAL制式显示FPGA实现问题
FPGA写了个PAL制式隔行扫描的显示模块,使用的是50HZ的帧频,产生奇偶场的复合消隐和复合同步控制信号,并送给DAV7123显示,但是在监视器上发现显示图像在上下抖动,但是接到LCD显示器上却只看 ......
eeleader FPGA/CPLD
MAP时UCF中的PULLUP报错
小弟用的是XC6SLX9片子,UCF中有这么一行:NET "A0SD" LOC =  P33|PULLUP;这个NET是用于I2C的SDA管脚,平时需上拉,所以这么写。但是当MAPPING时,说:ERROR:MapLib:30 - LOC constraint ......
orta FPGA/CPLD
本人电子新丁,各位大神可否推荐比较有用的电子书籍或者建议
我刚入行电子音响,虽然懂些电子的原理,但不够精通,特别是电路图。本人想在空余时间看看书籍,充充电,在当当网跟京东这些网站看了好久,眼花缭乱,不知如何选择。最好先学习快速入手 ......
Blindman 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 607  677  2690  2851  1318  32  15  33  50  10 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved