D ts e t
aa h e
R c e t r lc r nc
o h se Ee to is
Ma u a t r dCo o e t
n fc u e
mp n n s
R c e tr b a d d c mp n ns ae
o h se rn e
o oet r
ma ua trd u ig ete dewaes
n fcue sn i r i/ fr
h
p rh s d f m te oiia s p l r
uc a e r
o h r n l u pi s
g
e
o R c e tr waes rce td f m
r o h se
fr e rae r
o
te oiia I. Al rce t n ae
h
r nl P
g
l e rai s r
o
d n wi tea p o a o teOC
o e t h p rv l f h
h
M.
P r aetse u igoiia fcoy
at r e td sn r n la tr
s
g
ts p o rmso R c e tr e eo e
e t rga
r o h se d v lp d
ts s lt n t g aa te p o u t
e t oui s o u rne
o
rd c
me t o e c e teOC d t s e t
es r x e d h
M aa h e.
Qu l yOv riw
ai
t
e ve
• IO- 0 1
S 90
•A 92 cr ct n
S 1 0 et ai
i
o
• Qu l e Ma ua trr Ls (
ai d
n fcues it QML MI- R -
) LP F
385
53
•C a sQ Mitr
ls
lay
i
•C a sVS a eL v l
ls
p c ee
• Qu l e S p l r Ls o D sr uos( L )
ai d u pi s it f it b tr QS D
e
i
•R c e trsacic l u pir oD A a d
o h se i
r ia s p l t L n
t
e
me t aln u t a dD A sa d r s
es lid sr n L tn ad .
y
R c e tr lcrnc , L i c mmi e t
o h se Ee t is L C s o
o
tdo
t
s p ligp o u t ta s t f c so r x e t-
u pyn rd cs h t ai y u tme e p ca
s
t n fr u lya daee u loto eoiial
i s o q ai n r q a t h s r n l
o
t
g
y
s p l db id sr ma ua trr.
u pi
e yn ut
y n fcues
T eoiia ma ua trr d ts e t c o a yn ti d c me t e e t tep r r n e
h r n l n fcue’ aa h e a c mp n ig hs o u n r cs h ef ma c
g
s
o
a ds e ic t n o teR c e tr n fcue v rino ti d vc . o h se Ee t n
n p c ai s f h o h se ma ua trd eso f hs e ie R c e tr lcr -
o
o
isg aa te tep r r n eo i s mio d co p o u t t teoiia OE s e ic -
c u rne s h ef ma c ft e c n u tr rd cs o h r n l M p c a
o
s
g
t n .T pc lv le aefr eee c p r o e o l. eti mii m o ma i m rt g
i s ‘y ia’ au s r o rfrn e up s s ny C r n nmu
o
a
r xmu ai s
n
ma b b s do p o u t h rceiain d sg , i lt n o s mpetsig
y e a e n rd c c aa tr t , e in smuai , r a l e t .
z o
o
n
© 2 1 R cetr l t n s LC Al i t R sre 0 1 2 1
0 3 ohs E cr i , L . lRg s eevd 7 1 0 3
e e oc
h
T l r m r, l s v iw wrcl . m
o e n oe p ae it w . e c o
a
e
s
o ec
NLAST4053
Analog Multiplexer/
Demultiplexer
TTL Compatible, Triple 2:1 Analog
Switch–Multiplexer Improved Process,
Sub–Micron Silicon Gate CMOS
The NLAST4053 is an improved version of the MC14053 and
MC74HC4053 fabricated in sub–micron Silicon Gate CMOS
technology for lower R
DS(on)
resistance and improved linearity with
low current. This device may be operated either with a single supply or
dual supply up to
±3
V to pass a 6 V
PP
signal without coupling
capacitors.
When operating in single supply mode, it is only necessary to tie
V
EE
, pin 7 to ground. For dual supply operation, V
EE
is tied to a
negative voltage, not to exceed maximum ratings. Translation is
provided in the device, the Address and Inhibit pins are standard TTL
level compatible. For CMOS compatibility see NLAS4053. Pin for
pin compatible with all industry standard versions of ‘4053.’
http://onsemi.com
MARKING DIAGRAMS
16
9
SO–16
D SUFFIX
CASE 751B
NLAST4053
AWLYWW
1
8
16
9
NLAST
ALYW
TSSOP–16
DT SUFFIX
CASE 948F
•
Improved R
DS(on)
Specifications
•
Pin for Pin Replacement for MAX4053 and MAX4053A
– One Half the Resistance Operating at 5.0 Volts
•
Single or Dual Supply Operation
– Single 3–5 Volt Operation, or Dual
±3
Volt Operation
– With V
CC
of 3.0 to 3.3 V, Device Can Interface with 1.8 V Logic,
–
No Translators Needed
– Address and Inhibit Pins are Over–Voltage Tolerant and May Be
–
Driven Up +6 V Regardless of V
CC
•
Address and Inhibit Pins are Standard TTL Compatible
– Greatly Improved Noise Margin Over MAX4053 and MAX4053A
– True TTL Compatibility V
IL
= 0.8 V, V
IH
= 2.0 V
•
Improved Linearity Over Standard HC4053 Devices
1
8
16
9
QSOP–16
QS SUFFIX
CASE 492
A
L, WL
Y
W
NLAST
4053
ALYW
1
8
= Assembly Location
= Wafer Lot
= Year
= Work Week
•
Popular SOIC, and Space Saving TSSOP, and QSOP 16 Pin
Packages
ORDERING INFORMATION
Device
NLAST4053D
NLAST4053DR2
NLAST4053DT
NLAST4053DTR2
NLAST4053QS
NLAST4053QSR
Package
SO–16
SO–16
TSSOP–16
TSSOP–16
QSOP–16
QSOP–16
Shipping
48 Units/Rail
2500 Units/Reel
96 Units/Rail
2500 Units/Reel
98 Units/Rail
2500 Units/Reel
©
Semiconductor Components Industries, LLC, 2002
1
June, 2002 – Rev. 0
Publication Order Number:
NLAST4053/D
NLAST4053
NO
B
V
CC
16
COM
B
COM
C
15
14
NO
C
13
NC
C
12
Add
C
Add
B
11
10
Add
A
9
NC
B
NO
A
COM
A
NC
A
COM
B
COM
C
NO
C
NC
C
1
NO
B
2
NC
B
3
NO
A
4
5
6
7
V
EE
8
GND
Enable
C
B
A
COM
A
NC
A
Inhibit
Figure 1. Pin Connection
(Top View)
Figure 2. Logic Diagram
TRUTH TABLE
Inhibit
C
1
0
X
don’t care
0
Address
B
X
don’t care
0
A
X
don’t care
0
All switches open
COM
A
–NC
A
,
COM
B
–NC
B
,
COM
C
–NC
C
COM
A
–NO
A
,
COM
B
–NC
B
,
COM
C
–NC
C
COM
A
–NC
A
,
COM
B
–NO
B
,
COM
C
–NC
C
COM
A
–NO
A
,
COM
B
–NO
B
,
COM
C
–NC
C
COM
A
–NC
A
,
COM
B
–NC
B
,
COM
C
–NO
C
COM
A
–NO
A
,
COM
B
–NC
B
,
COM
C
–NO
C
COM
A
–NC
A
,
COM
B
–NO
B
,
COM
C
–NO
C
COM
A
–NO
A
,
COM
B
–NO
B
,
COM
C
–NO
C
ON SWITCHES*
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
*NO, NC, and COM pins are identical and interchangeable. Either may be
considered an input or output; signals pass equally well in either direction.
http://onsemi.com
2
NLAST4053
ÎÎÎ
Î
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
MAXIMUM RATINGS
(Note 1)
Symbol
Parameter
Value
Unit
V
V
V
V
V
EE
Negative DC Supply Voltage
(Referenced to GND)
–7.0 to
)0.5
–0.5 to
)7.0
–0.5 to
)7.0
V
CC
V
IS
Positive DC Supply Voltage (Note 2)
Analog Input Voltage
Digital Input Voltage
(Referenced to GND)
(Referenced to V
EE
)
V
EE
–0.5 to V
CC
)0.5
–0.5 to 7.0
$50
V
IN
I
(Referenced to GND)
DC Current, Into or Out of Any Pin
Storage Temperature Range
mA
°C
°C
°C
T
STG
T
L
T
J
–65 to
)150
260
)150
143
164
164
500
450
450
Lead Temperature, 1 mm from Case for 10 Seconds
Junction Temperature under Bias
Thermal Resistance
q
JA
SOIC
TSSOP
QSOP
SOIC
TSSOP
QSOP
°C/W
P
D
Power Dissipation in Still Air,
mW
MSL
F
R
Moisture Sensitivity
Level 1
Flammability Rating
Oxygen Index: 30% – 35%
UL 94 V–0 @ 0.125 in
u2000
u200
u1000
$300
V
ESD
ESD Withstand Voltage
Human Body Model (Note 3)
Machine Model (Note 4)
Charged Device Model (Note 5)
V
I
LATCH–UP
Latch–Up Performance
Above V
CC
and Below GND at 125°C (Note 6)
mA
1. Absolute maximum continuous ratings are those values beyond which damage to the device may occur. Extended exposure to these
conditions or conditions beyond those indicated may adversely affect device reliability. Functional operation under absolute maximum–rated
conditions is not implied.
2. The absolute value of V
CC
$|V
EE
|
≤
7.0.
3. Tested to EIA/JESD22–A114–A.
4. Tested to EIA/JESD22–A115–A.
5. Tested to JESD22–C101–A.
6. Tested to EIA/JESD78.
RECOMMENDED OPERATING CONDITIONS
Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î
Î Î Î
Î Î Î
Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ Î Î
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
V
EE
Negative DC Supply Voltage
Positive DC Supply Voltage
Analog Input Voltage
Digital Input Voltage
(Referenced to GND)
–5.5
2.5
2.5
GND
5.5
6.6
V
V
V
V
V
CC
V
IS
T
A
(Referenced to GND)
(Referenced to V
EE
)
V
EE
0
–55
0
0
V
CC
5.5
125
100
20
V
IN
(Note 7) (Referenced to GND)
V
CC
= 3.0 V
$
0.3 V
V
CC
= 5.0 V
$
0.5 V
Operating Temperature Range, All Package Types
°C
t
r
, t
f
Input Rise/Fall Time
(Channel Select or Enable Inputs)
ns/V
7. Unused digital inputs may not be left open. All digital inputs must be tied to a high–logic voltage level or a low–logic input voltage level.
Symbol
Parameter
Min
Max
Unit
http://onsemi.com
3
NLAST4053
DC CHARACTERISTICS – Digital Section
(Voltages Referenced to GND)
V
CC
V
3.0
4.5
5.5
3.0
4.5
5.5
V
IN
= 6.0 or GND
Address and Inhibit, and
V
IS
= V
CC
or GND
0 V to 6.0 V
6.0
Guaranteed Limit
–55
to 25°C
1.6
2.0
2.0
0.5
0.8
0.8
$0.1
4.0
v85°C
1.6
2.0
2.0
0.5
0.8
0.8
$1.0
40
v125°C
1.6
2.0
2.0
0.5
0.8
0.8
$1.0
80
Unit
V
Symbol
V
IH
Parameter
Minimum High–Level Input Voltage,
Address and Inhibit Inputs
Maximum Low–Level Input Voltage,
Address and Inhibit Inputs
Maximum Input Leakage Current,
Address and Inhibit Inputs
Maximum Quiescent Supply
Current (per Package)
Condition
V
IL
V
I
IN
I
CC
mA
mA
DC ELECTRICAL CHARACTERISTICS – Analog Section
ÎÎ Î Î Î ÎÎ
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î ÎÎ
Î Î Î Î
Î
Î
Î
Î
ÎÎ Î Î Î ÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ
Î
Î
Î Î Î Î ÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î ÎÎ
ÎÎ Î Î Î ÎÎ
Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î ÎÎ
Î ÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎ
Î
Î
Symbol
Parameter
Test Conditions
V
CC
V
3.0
4.5
3.0
3.0
4.5
3.0
V
EE
V
Guaranteed Limit
v85°C
108
46
33
20
2.0
15
–55 to 25°C
86
37
26
v125°C
120
55
37
20
2.0
15
Unit
W
R
ON
Maximum “ON” Resistance
V
IN
= V
IL
or V
IH,
V
IS
= V
EE
to V
CC
|I
S
| = 10 mA
(Figures 4 thru 9)
V
IN
= V
IL
or V
IH,
0
0
–3.0
0
0
–3.0
DR
ON
Maximum Difference in “ON”
Resistance Between Any
Two Channels in the Same
Package
|I
S
| = 10 mA,
V
IS
= 2.0 V
V
IS
= 3.0 V
V
IS
= 2.0 V
15
2.0
10
W
R
flat(ON)
COM–NO On–Resistance
Flatness
Maximum Off–Channel
Leakage Current
V
com
= 1, 2, 3.5 V
V
com
= –2, 0, 2 V
4.5
3.0
0
–3.0
0
–3.0
24
2.0
24
2.0
35
3.0
W
I
NC(OFF)
I
NO(OFF)
Switch Off
V
IN
= V
IL
or V
IH
V
IO
= V
CC
–1.0 V or V
EE
+1.0 V
(Figure 17)
6.0
3.0
0.1
0.1
5.0
5.0
100
100
nA
I
COM(ON)
Maximum On–Channel
Leakage Current, Channel–
to–Channel
Switch On
V
IO
= V
CC
–1.0 V or V
EE
+1.0 V
(Figure 17)
6.0
3.0
0
–3.0
0.1
0.1
5.0
5.0
100
100
nA
http://onsemi.com
4
微控制器 MCU
京公网安备 11010802033920号
Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
