UV PLD, 50ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
| 参数名称 | 属性值 |
| 是否无铅 | 含铅 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Altera (Intel) |
| 零件包装代码 | DIP |
| 包装说明 | WDIP, DIP40,.6 |
| 针数 | 40 |
| Reach Compliance Code | compliant |
| ECCN代码 | EAR99 |
| 其他特性 | 24 MACROCELLS |
| 架构 | PAL-TYPE |
| 最大时钟频率 | 23.8 MHz |
| JESD-30 代码 | R-GDIP-T40 |
| JESD-609代码 | e0 |
| 长度 | 52.07 mm |
| 专用输入次数 | 12 |
| I/O 线路数量 | 24 |
| 输入次数 | 36 |
| 输出次数 | 24 |
| 产品条款数 | 240 |
| 端子数量 | 40 |
| 最高工作温度 | 70 °C |
| 最低工作温度 | |
| 组织 | 12 DEDICATED INPUTS, 24 I/O |
| 输出函数 | MACROCELL |
| 封装主体材料 | CERAMIC, GLASS-SEALED |
| 封装代码 | WDIP |
| 封装等效代码 | DIP40,.6 |
| 封装形状 | RECTANGULAR |
| 封装形式 | IN-LINE, WINDOW |
| 峰值回流温度（摄氏度） | NOT SPECIFIED |
| 电源 | 5 V |
| 可编程逻辑类型 | UV PLD |
| 传播延迟 | 50 ns |
| 认证状态 | Not Qualified |
| 座面最大高度 | 5.715 mm |
| 最大供电电压 | 5.25 V |
| 最小供电电压 | 4.75 V |
| 标称供电电压 | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | COMMERCIAL |
| 端子面层 | Tin/Lead (Sn/Pb) |
| 端子形式 | THROUGH-HOLE |
| 端子节距 | 2.54 mm |
| 端子位置 | DUAL |
| 处于峰值回流温度下的最长时间 | NOT SPECIFIED |
| 宽度 | 15.24 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
