Field Programmable Gate Array, 384 CLBs, 4000 Gates, 225.6MHz, 384-Cell, CMOS, CPGA145, CAVITY-UP, CERAMIC, PGA-145
| 参数名称 | 属性值 |
| 是否Rohs认证 | 不符合 |
| 厂商名称 | Cypress(赛普拉斯) |
| 零件包装代码 | PGA |
| 包装说明 | CAVITY-UP, CERAMIC, PGA-145 |
| 针数 | 145 |
| Reach Compliance Code | not_compliant |
| 其他特性 | MAX. 114 I/OS; OTP BASED |
| 最大时钟频率 | 225.6 MHz |
| CLB-Max的组合延迟 | 7.579 ns |
| JESD-30 代码 | S-CPGA-P145 |
| JESD-609代码 | e0 |
| 长度 | 40.0685 mm |
| 可配置逻辑块数量 | 384 |
| 等效关口数量 | 4000 |
| 输入次数 | 122 |
| 逻辑单元数量 | 384 |
| 输出次数 | 114 |
| 端子数量 | 145 |
| 最高工作温度 | 85 °C |
| 最低工作温度 | -40 °C |
| 组织 | 384 CLBS, 4000 GATES |
| 封装主体材料 | CERAMIC, METAL-SEALED COFIRED |
| 封装代码 | PGA |
| 封装等效代码 | PGA144,15X15 |
| 封装形状 | SQUARE |
| 封装形式 | GRID ARRAY |
| 峰值回流温度（摄氏度） | NOT SPECIFIED |
| 电源 | 5 V |
| 可编程逻辑类型 | FIELD PROGRAMMABLE GATE ARRAY |
| 认证状态 | Not Qualified |
| 座面最大高度 | 5.207 mm |
| 最大供电电压 | 5.5 V |
| 最小供电电压 | 4.5 V |
| 标称供电电压 | 5 V |
| 表面贴装 | NO |
| 技术 | CMOS |
| 温度等级 | INDUSTRIAL |
| 端子面层 | Tin/Lead (Sn/Pb) |
| 端子形式 | PIN/PEG |
| 端子节距 | 2.54 mm |
| 端子位置 | PERPENDICULAR |
| 处于峰值回流温度下的最长时间 | NOT SPECIFIED |
| 宽度 | 40.0685 mm |
电子工程世界版权所有
京B2-20211791
京ICP备10001474号-1
电信业务审批[2006]字第258号函
京公网安备 11010802033920号
Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
电子工程世界
