HZF3BP,HZF3BP pdf中文资料,HZF3BP引脚图,HZF3BP电路-Datasheet-电子工程世界

HZF3BP: 产品描述Zener Diode, 3V V(Z), 6.67%, 0.9W, Silicon, Unidirectional; 产品类别分立半导体二极管; 文件大小258KB，共8页; 制造商Hitachi （Renesas ）; 官网地址http://www.renesas.com/eng/

下载文档详细参数选型对比全文预览

HZF3BP概述

Zener Diode, 3V V(Z), 6.67%, 0.9W, Silicon, Unidirectional

	HZF3BP	HZF2CP	HZF3CP
描述	Zener Diode, 3V V(Z), 6.67%, 0.9W, Silicon, Unidirectional	Zener Diode, 2.12V V(Z), 5.66%, 0.9W, Silicon, Unidirectional	Zener Diode, 3V V(Z), 6.25%, 0.9W, Silicon, Unidirectional
厂商名称	Hitachi （Renesas ）	Hitachi （Renesas ）	Hitachi （Renesas ）
Reach Compliance Code	unknown	unknown	unknow
ECCN代码	EAR99	EAR99	EAR99
配置	SINGLE	SINGLE	SINGLE
二极管元件材料	SILICON	SILICON	SILICON
二极管类型	ZENER DIODE	ZENER DIODE	ZENER DIODE
JESD-30 代码	R-PDSO-C2	R-PDSO-C2	R-PDSO-C2
元件数量	1	1	1
端子数量	2	2	2
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY	PLASTIC/EPOXY
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	SMALL OUTLINE	SMALL OUTLINE	SMALL OUTLINE
极性	UNIDIRECTIONAL	UNIDIRECTIONAL	UNIDIRECTIONAL
最大功率耗散	0.9 W	0.9 W	0.9 W
认证状态	Not Qualified	Not Qualified	Not Qualified
标称参考电压	3 V	2.12 V	3 V
表面贴装	YES	YES	YES
技术	ZENER	ZENER	ZENER
端子形式	C BEND	C BEND	C BEND
端子位置	DUAL	DUAL	DUAL
最大电压容差	6.67%	5.66%	6.25%
工作测试电流	40 mA	40 mA	40 mA

毕业后的迷茫: 今年刚刚毕业，一直感觉到有些迷茫，在公司做的事情也有些乱，感觉有些跟专业不太搭边，常常会有些抱怨，有些抵触。在论坛上看到前辈的一些言论，有点感悟，似乎确实该踏踏实实的走上一段。唉，坚持真是一件不容易的事情。老前辈们给点鼓励吧，;P ;P ;P...; monarch110 工作这点儿事

浅谈硬波导组件“ 三化”设计: 通过对雷达传输线中常用的硬波导组件进行品种规格优化、设计文件和工艺文件简化，以提高硬波导组件的“三化”水平，简化并规范硬波导组件的设计和生产。...; JasonYoo 嵌入式系统

STC15F2K6S2做完主机与从机stc15w404AS通过SPI通讯: [color=#444444][font=Tahoma,]我用STC15F2K6S2做完主机与从机stc15w404AS通过SPI通讯,但是从机返还的数据显示都是空白！求各位大侠指导一下！[/font][/color][color=#444444][font=Tahoma,]主机的程序[/font][/color][color=#444444][font=Tahoma,]/************...; jun31 单片机

有图介绍高频开关电源的组成及分类有哪些？: 电子装置小型轻量化的关键是供电电源的小型化，因此需要尽可能地降低电源电路中的损耗。开关电源中的调整管工作于开关状态，必然存在开关损耗，而且损耗的大小随开关频率的提高而增加。另一方面，开关电源中的变压器、电抗器等磁性元件及电容元件的损耗，也随频率的提高而增加。开关电源具有体积小、效率高等一系列优点，在各类电子产品中得到广泛的应用。但由于开关电源的控制电路比较复杂、输出纹波电压较高，所以开关电源的应用...; qwqwqw2088 电源技术

FPGA视频显示帧同步求教: FPGA视频处理，将有效数据存到ddr以后，输出显示的时候怎么设计还原电路呢？BT.656格式我用的TVP5150,使用他的AVID和VBLK管脚控制有效数据，以下是我的程序entity data_output is port ( VPIN_LLC: in std_logic; AVID : in std_logic; VBLK : in std_logic; VPIN : in std_logi...; jokeboy999 FPGA/CPLD

软件延时：for循环中使用不同的参数，延时有很大的差异: [color=#000][size=14px][backcolor=rgb(209, 217, 226)][font=Simsun]while(1)[/font][/backcolor][/size][/color][color=#000][size=14px][backcolor=rgb(209, 217, 226)][font=Simsun]{[/font][/backcolor][/size...; czx2014 stm32/stm8

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多