电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

M5RJ64UPJFREQ

产品描述PECL Output Clock Oscillator, 170MHz Min, 250MHz Max, J-LEADED PACKAGE-6
产品类别无源元件    振荡器   
文件大小511KB,共2页
制造商MtronPTI
官网地址http://www.mtronpti.com
下载文档 详细参数 全文预览

M5RJ64UPJFREQ概述

PECL Output Clock Oscillator, 170MHz Min, 250MHz Max, J-LEADED PACKAGE-6

M5RJ64UPJFREQ规格参数

参数名称属性值
是否无铅含铅
是否Rohs认证不符合
厂商名称MtronPTI
Reach Compliance Codeunknown
其他特性COMPLEMENTARY OUTPUT
最长下降时间0.55 ns
频率调整-机械NO
频率稳定性50%
制造商序列号M5RJ
安装特点SURFACE MOUNT
最大工作频率250 MHz
最小工作频率170 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型PECL
输出负载50 OHM
物理尺寸14.22mm x 9.78mm x 4.7mm
最长上升时间0.55 ns
最大供电电压3.465 V
最小供电电压3.135 V
标称供电电压3.3 V
表面贴装YES
最大对称度45/55 %
液晶黑屏
我用的液晶显示器平时显示是正确的但是偶尔会在初始化之后黑屏了这样就看不到屏上的信息了请高手指点一下!!谢谢...
mdjwmy 嵌入式系统
关于用QuartusII仿真的问题??????
今天遇到一个奇怪的问题:用QuartusII仿真的时候,波形图总是不会出现时钟,就只有电平而已,但是程序确定无误是设定了时钟类型的,仿真的时候也设定了,但就是仿真不了!到底是什么问题呢??...
eeleader FPGA/CPLD
电脑出现乱码怎么办
[i=s] 本帖最后由 xiaomaoge 于 2017-11-4 11:26 编辑 [/i]电脑出现乱码怎么办...
xiaomaoge 聊聊、笑笑、闹闹
FPGA/DSP设计的四种常用思想与技巧
本文讨论的四种常用FPGA/DSP设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。  FPGA/CPLD的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起...
Aguilera 微控制器 MCU
只为uC而生,uS成长历程4
昨晚我花了不少时间,做了一系列关于开销的测试。我们可以得出一个我们很关心的结论:那就是,相比于平常的直接调用变量和函数。采用指针,乃至通过结构体引用,相比而言,多出来的 时间开销并不是十分大,大多数情况下,不足以成为影响效率和实时性的问题。故而,[size=4][b]从此开始,我们不再有任何这方面的忧虑,可以大胆的使用这种方法。[/b][/size]而前面也说了。相比于时间开销,一个更大的问题应该...
辛昕 编程基础
EEWORLD大学堂----Webench电源设计培训系列视频
Webench电源设计培训系列视频:https://training.eeworld.com.cn/course/4004...
hi5 电源技术

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 27  368  806  877  920 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved