电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PT7C5015AL5-3DE

产品描述Clock Generator, CMOS, DIE-6
产品类别嵌入式处理器和控制器    微控制器和处理器   
文件大小271KB,共8页
制造商Pericom Technology Inc
下载文档 详细参数 全文预览 文档解析

PT7C5015AL5-3DE概述

Clock Generator, CMOS, DIE-6

PT7C5015AL5-3DE规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Pericom Technology Inc
零件包装代码DIE
包装说明DIE-6
针数6
Reach Compliance Codecompliant
ECCN代码EAR99
JESD-30 代码R-XUUC-N6
JESD-609代码e0
端子数量6
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料UNSPECIFIED
封装代码DIE
封装形状RECTANGULAR
封装形式UNCASED CHIP
峰值回流温度(摄氏度)NOT SPECIFIED
主时钟/晶体标称频率60 MHz
认证状态Not Qualified
最大供电电压2.75 V
最小供电电压2.25 V
标称供电电压2.5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层TIN LEAD
端子形式NO LEAD
端子位置UPPER
处于峰值回流温度下的最长时间NOT SPECIFIED
uPs/uCs/外围集成电路类型CLOCK GENERATOR, OTHER

文档解析

这份文档是关于PT7C5015AL系列晶体振荡器的数据手册,提供了详细的技术规格和特性。以下是一些值得关注的技术信息:

  1. 操作频率范围:最高可达60MHz。
  2. 内置电容:CG(18pF)和CD(18pF)。
  3. 内置反相放大器反馈电阻:简化了外部电路设计。
  4. 供电电压范围:2.5V至2.75V。
  5. CMOS输出占空比:1/2VDD。
  6. 时钟输出选项:fO, fO/2, fO/4, fO/8 或 fO/16,由内部连接决定。
  7. 待机功能:待机模式下输出高阻抗,振荡器停止工作。
  8. 低待机电流:内置省电上拉电阻。
  9. 钼栅CMOS工艺:提高性能和稳定性。
  10. 工作温度范围:-40至85℃。
  11. 封装类型:提供了不同厚度的裸片封装选项。
  12. 应用:适用于晶体振荡器。
  13. 系列配置:内置电容值和推荐的运行频率。
  14. 引脚配置:提供了详细的引脚坐标和描述。
  15. 最大额定值:包括存储温度、供电电压、输入电压等。
  16. 推荐操作条件:供电电压、输入电压、操作温度和振荡频率。
  17. 直流电气特性:包括电流消耗、输入电压水平、上拉电阻、输出电压等。
  18. 交流电气特性:输出占空比、上升时间、下降时间、输出禁用延迟和启用延迟。
  19. 测量电路:提供了用于测试和测量的电路图。
求购开发板
需要嵌入式Linux与VxWorks开发板各一块,最好CPU频率400MHz以上,必须带BSP支持。最好带完整的嵌入式Linux系统。VxWorks开发板支持WindML.有意者请联系:010-51615759邮箱:ancring.hk@163.com...
merryimage 嵌入式系统
关于Verilog HDL的学习
1. 首先讲一下为什么需要学习硬件描述语言(Hardware Description Language,HDL)硬件描述语言是一种形式化方法描述数字电路和系统的语言。数字电路,应该是在大二上学期左右学习的课程,是一门非常重要的课程。现在大学的可能主要集中在逻辑门和小规模集成电路的讲解上,很少涉及到HDL。当然,我们是可以通过一些列的74系列芯片构成我们想设计数字系统,但是当系统门数增多,设计就会变...
paradoxfx FPGA/CPLD
驱动安装如何区分不同系统? NT, XP, 中文的,英文的...
驱动安装inf文件如何区分不同系统? NT, XP, 中文的,英文的...等等...
luoyaxu 嵌入式系统
16位CRC校验原理与算法分析
16位CRC校验原理与算法分析这里,不讨论CRC的纠错原理以及为什么要选下面提及的生成多项式,只是针对以下的生成多项式,如何获得CRC校验码,作一个比较详细的说明。标准CRC生成多项式如下表:名称生成多项式简记式*标准引用CRC-4x4+x+13ITU G.704CRC-8x8+x5+x4+10x31CRC-8x8+x2+x1+10x07CRC-8x8+x6+x4+x3+x2+x10x5ECRC-...
chenzhufly 嵌入式系统
能否将p0口放在一个数组中
小白想问一下,能不能把一组io口比如p0口放在一个数组中,感觉这样用for去操作写流水灯会方便一些,如果能的话应该怎么定义数组...
cheepy 51单片机
ALTER EP2 设计CPU的存储空间
最近在做毕业设计,是基于FPGA的CPU设计,现在这个程序内核有了,我想问一下,如何把程序下载到特定存储空间,使接下来的测试程序能够在这个内核的基础上运行?...
xunxun2012 FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 668  682  751  1225  1663 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved