电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

IDT74FCT16827CTPA8

产品描述Bus Driver, FCT Series, 2-Func, 10-Bit, True Output, CMOS, PDSO56, TSSOP-56
产品类别逻辑    逻辑   
文件大小60KB,共7页
制造商IDT (Integrated Device Technology)
下载文档 详细参数 全文预览

IDT74FCT16827CTPA8概述

Bus Driver, FCT Series, 2-Func, 10-Bit, True Output, CMOS, PDSO56, TSSOP-56

IDT74FCT16827CTPA8规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称IDT (Integrated Device Technology)
零件包装代码TSSOP
包装说明TSSOP, TSSOP56,.3,20
针数56
Reach Compliance Codenot_compliant
其他特性WITH DUAL OUTPUT ENABLE
控制类型ENABLE LOW
系列FCT
JESD-30 代码R-PDSO-G56
JESD-609代码e0
长度14 mm
负载电容(CL)300 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.064 A
湿度敏感等级1
位数10
功能数量2
端口数量2
端子数量56
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码TSSOP
封装等效代码TSSOP56,.3,20
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法TAPE AND REEL
电源5 V
Prop。Delay @ Nom-Sup4.4 ns
传播延迟(tpd)7 ns
认证状态Not Qualified
座面最大高度1.2 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Lead (Sn85Pb15)
端子形式GULL WING
端子节距0.5 mm
端子位置DUAL
宽度6.1 mm

文档预览

下载PDF文档
IDT74FCT16827AT/CT
FAST CMOS 20-BIT BUFFER
INDUSTRIAL TEMPERATURE RANGE
FAST CMOS
20-BIT BUFFER
IDT74FCT16827AT/CT
FEATURES:
0.5 MICRON CMOS Technology
High-speed, low-power CMOS replacement for ABT functions
Typical t
SK(o)
(Output Skew) < 250ps
Low input and output leakage
1µA (max.)
V
CC
= 5V ±10%
High drive outputs (–32mA I
OH
, 64mA I
OL
)
Power off disable outputs permit “live insertion”
Typical V
OLP
(Output Ground Bounce) < 1.0V at V
CC
= 5V,
T
A
= 25°C
• Available in SSOP and TSSOP packages
DESCRIPTION:
The FCT16827T 20-bit buffer is built using advanced dual metal CMOS
technology. These 20-bit bus drivers provide high-performance bus interface
buffering for wide data/address paths or buses carrying parity. Two pair of
NAND-ed output enable controls offer maximum control flexibility and are
organized to operate the device as two 10-bit buffers or one 20-bit buffer. Flow-
through organization of signal pins simplifies layout. All inputs are designed with
hysteresis for improved noise margin.
The FCT16827T is ideally suited for driving high capacitance loads and low
impedance backplanes. The output buffers are designed with power off disable
capability to allow "live insertion" of boards when used as backplane drivers.
FUNCTIONAL BLOCK DIAGRAM
1
1
OE
1
56
1
OE
2
2
OE
2
2
OE
1
28
29
55
1
A
1
2
1
Y
1
2
A
1
42
15
2
Y
1
TO NINE OTHER CHANNELS
TO NINE OTHER CHANNELS
The IDT logo is a registered trademark of Integrated Device Technology, Inc.
INDUSTRIAL TEMPERATURE RANGE
1
© 2002 Integrated Device Technology, Inc.
JUNE 2002
DSC-5439/1
谁能帮忙打开这个MSP-EXP432P401R_EagleCAD.brd文件,看看31脚P8。1连接那里的
谁能帮忙打开这个MSP-EXP432P401R_EagleCAD.brd文件,看看31脚P8。1连接那里的 ...
蓝雨夜 微控制器 MCU
学模拟+《运算放大器噪声优化手册》读书笔记 NO.6
本帖最后由 dontium 于 2015-1-23 11:11 编辑 第六章讲的是运放内部的噪声,介绍了一些基本的经验原则,使板级和系统级设计者深入接触运放集成电路设计。最差噪声分析与设计中的5条经验原则:1 ......
dai277530706 模拟与混合信号
从华为基站看如何设计PCB板上的射频信号?
一些群友经常问PCB上面的射频走线该怎么走?比如两层板的射频走线要不要控阻抗,射频信号能不能走内层,为什么板级天线要净空等等一系列问题,这里杨老师就综合来简析这一类问题,我们从华为基 ......
btty038 无线连接
关于放大器不受基本增益带宽积的电流反馈运放电路
本帖最后由 paulhyde 于 2014-9-15 09:01 编辑 电流反馈放大器不受基本增益带宽积的限制,随着信号幅度的增加,带宽的损失非常小。因为可以在最小失真的条件下对大信号进行调节,这些放大器在 ......
lingfengqing5 电子竞赛
《小梅哥FPGA设计思想与验证方法视频教程》打包分享,含每节课内容知识点详细介绍
本帖最后由 小梅哥 于 2016-3-20 16:22 编辑 大家好,这里小梅哥将我们精心录制和编辑的FPGA学习系列教程——《小梅哥FPGA设计思想与验证方法视频教程》分享给大家。教程充分考虑0基 ......
小梅哥 FPGA/CPLD
放大器输入保护的利与弊
当今的许多高速运算放大器都具有片上输入保护。在大多数情况下,这种保护对用户是透明的。但在某些应用中,这种保护可能是电路的致命弱点。本文讨论输入保护需求、实现及其潜在的缺点,本文还给 ......
herosw 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 18  41  134  25  1008  23  4  9  24  32 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved