Datasheet> 器件分类 > 存储> 存储> NAND01GW3B2AV6F

文档预览

NAND01GW3B2AV6F: 产品描述128MX8 FLASH 3V PROM, 25000ns, PDSO48, 12 X 17 MM, 0.65 MM HEIGHT, ROHS COMPLIANT, PLASTIC, USOP-48; 产品类别存储存储; 文件大小943KB，共58页; 制造商ST(意法半导体); 官网地址http://www.st.com/; 标准

下载文档详细参数全文预览

NAND01GW3B2AV6F概述

128MX8 FLASH 3V PROM, 25000ns, PDSO48, 12 X 17 MM, 0.65 MM HEIGHT, ROHS COMPLIANT, PLASTIC, USOP-48

NAND01GW3B2AV6F规格参数

参数名称	属性值
是否Rohs认证	符合
厂商名称	ST(意法半导体)
零件包装代码	SOIC
包装说明	VSSOP, TSSOP48,.71,20
针数	48
Reach Compliance Code	compliant
ECCN代码	3A991.B.1.A
最长访问时间	25000 ns
命令用户界面	YES
数据轮询	NO
JESD-30 代码	R-PDSO-G48
长度	15.4 mm
内存密度	1073741824 bit
内存集成电路类型	FLASH
内存宽度	8
功能数量	1
部门数/规模	1K
端子数量	48
字数	134217728 words
字数代码	128000000
工作模式	ASYNCHRONOUS
最高工作温度	85 °C
最低工作温度	-40 °C
组织	128MX8
封装主体材料	PLASTIC/EPOXY
封装代码	VSSOP
封装等效代码	TSSOP48,.71,20
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH
页面大小	2K words
并行/串行	PARALLEL
峰值回流温度（摄氏度）	NOT SPECIFIED
电源	3/3.3 V
编程电压	3 V
认证状态	Not Qualified
就绪/忙碌	YES
座面最大高度	0.65 mm
部门规模	128K
最大待机电流	0.00005 A
最大压摆率	0.03 mA
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	2.7 V
标称供电电压 (Vsup)	3 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子形式	GULL WING
端子节距	0.5 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
切换位	NO
宽度	12 mm

文档预览

下载PDF文档

全文
预览

NAND512-B, NAND01G-B, NAND02G-B,

NAND04G-B, NAND08G-B

512 Mbit, 1 Gbit, 2 Gbit, 4 Gbit, 8 Gbit

2112 Byte/1056 Word Page, 1.8V/3V, NAND Flash Memory

PRELIMINARY DATA

FEATURES SUMMARY

■

HIGH DENSITY NAND FLASH MEMORIES

– Up to 8 Gbit memory array

– Up to 64Mbit spare area

– Cost effective solutions for mass storage

applications

NAND INTERFACE

– x8 or x16 bus width

– Multiplexed Address/ Data

– Pinout compatibility for all densities

SUPPLY VOLTAGE

– 1.8V device: V

= 1.7 to 1.95V

– 3.0V device: V

= 2.7 to 3.6V

PAGE SIZE

– x8 device: (2048 + 64 spare) Bytes

– x16 device: (1024 + 32 spare) Words

BLOCK SIZE

– x8 device: (128K + 4K spare) Bytes

– x16 device: (64K + 2K spare) Words

PAGE READ / PROGRAM

– Random access: 25µs (max)

– Sequential access: 50ns (min)

– Page program time: 300µs (typ)

COPY BACK PROGRAM MODE

– Fast page copy without external buffering

CACHE PROGRAM AND CACHE READ

MODES

– Internal Cache Register to improve the

program and read throughputs

FAST BLOCK ERASE

– Block erase time: 2ms (typ)

STATUS REGISTER

ELECTRONIC SIGNATURE

CHIP ENABLE ‘DON’T CARE’

– for simple interface with microcontroller

SERIAL NUMBER OPTION

Figure 1. Packages

TSOP48 12 x 20mm

USOP48 12 x 17 x 0.65mm

FBGA

VFBGA63 9.5 x 12 x 1mm

TFBGA63 9.5 x 12 x 1.2mm

■

DATA PROTECTION

– Hardware and Software Block Locking

– Hardware Program/Erase locked during

Power transitions

DATA INTEGRITY

– 100,000 Program/Erase cycles

– 10 years Data Retention

RoHS COMPLIANCE

– Lead-Free Components are Compliant

with the RoHS Directive

DEVELOPMENT TOOLS

– Error Correction Code software and

hardware models

– Bad Blocks Management and Wear

Leveling algorithms

– PC Demo board with simulation software

– File System OS Native reference software

– Hardware simulation models

1/58

August 2005

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

TABLE OF CONTENTS

FEATURES SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 1. Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 1. Product List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2.

Figure 2.

Figure 3.

Table 3.

Figure 4.

Figure 5.

Figure 6.

Figure 7.

Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

TSOP48 and USOP48 Connections, x8 devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

TSOP48 and USOP48 Connections, x16 devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

FBGA63 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 11

FBGA63 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 12

MEMORY ARRAY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Bad Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Table 4. Valid Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 8. Memory Array Organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Inputs/Outputs (I/O0-I/O7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Inputs/Outputs (I/O8-I/O15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Read Enable (R).. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Power-Up Read Enable, Lock/Unlock Enable (PRL). . . . . . . . . . . . . . . . . . . . . . . . . .

Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Ready/Busy (RB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

......

. . . . 14

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 5. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 6. Address Insertion, x8 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Table 7. Address Insertion, x16 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

3/58

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Table 8. Address Definitions, x8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 9. Address Definitions, x16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

COMMAND SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 10. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

DEVICE OPERATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Read Memory Array. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Page Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 9. Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Figure 10.Random Data Output During Sequential Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Cache Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 11.Cache Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Sequential Input. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 12.Page Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 13.Random Data Input During Sequential Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 11. Copy Back Program x8 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 12. Copy Back Program x16 Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 14.Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 15.Page Copy Back Program with Random Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Cache Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 16.Cache Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 17.Block Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller and Cache Ready/Busy Bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

P/E/R Controller Bit (SR5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Cache Program Error Bit (SR1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

SR4, SR3 and SR2 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Table 13. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 14. Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Table 15. Electronic Signature Byte/Word 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

DATA PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Blocks Lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Blocks Unlock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Figure 18.Blocks Unlock Operation . . . . . . . . . . . . . . . . . . . .

Blocks Lock-Down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4/58

......

.......

......

. . . . 32

. . . . 33

NAND512-B, NAND01G-B, NAND02G-B, NAND04G-B, NAND08G-B

Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . .

Figure 19.Read Block Lock Status Operation . . . . .

Table 16. Block Lock Status . . . . . . . . . . . . . . . . . .

Figure 20.Block Protection State Diagram . . . . . . .

.......

......

.......

......

. . . . 33

. . . . 34

SOFTWARE ALGORITHMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Table 17. Block Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 21.Bad Block Management Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 22.Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Wear-leveling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Error Correction Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Figure 23.Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Hardware Simulation Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

PROGRAM AND ERASE TIMES AND ENDURANCE CYCLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Table 18. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . 38

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Table 19. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

DC AND AC PARAMETERS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 20. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Table 21. Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 24.DC Characteristics, 1.8V Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 25.Equivalent Testing Circuit for AC Characteristics Measurement. . . . . . . . . . . . . . . . . . . 40

Table 22. DC Characteristics, 3V Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Table 23. AC Characteristics for Command, Address, Data Input . . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 24. AC Characteristics for Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Figure 26.Command Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 27.Address Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 28.Data Input Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 29.Sequential Data Output after Read AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 30.Read Status Register AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 31.Read Electronic Signature AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 32.Page Read Operation AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Figure 33.Page Program AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Figure 34.Block Erase AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Figure 35.Reset AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

Ready/Busy Signal Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 36.Ready/Busy AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Figure 37.Ready/Busy Load Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

5/58

推荐资源

[开源]蓝牙模块BT401全套资料基于蓝牙耳机芯片开发超低成本: 蓝牙这个古老而又优秀的技术，随着苹果的airpod推出，随之带来很多很多的故事，作为一个从业工程师人员，我在这里给大家分享一下其中的江湖，主要围绕我所见到的产品，我所见到的芯片行业，我所 ......; qyvhome 51单片机

连接GSM模块问题: 弱弱的问下，安装GSM模块要注意写什么啊，现在想先使用超级终端调试，不太敢加电，怕烧到它，请问我要注意些什么呢，如果未调通，原因可能是什么呢？？...; phlelp 嵌入式系统

AVR定时器的要点介绍: M16的T1 16位定时器一共有15种工作模式，其他2个8位定时器(T0/T2)相对简单，除了T2有异步工作模式用于RTC应用外 (可以利用溢出中断和比较匹配中断作定时功能) 符 ......; songrisi Microchip MCU

请问如何更改WINCE 内核的按键音？: 现在的按键音是生成内核时就有的，想改一个别的声音，请问该怎么改啊？这个声音文件隐藏在哪里、有更改过这个按键音文件的朋友吗？...; goout 嵌入式系统

2812总跑飞: 我现在程序很容易跑飞，跑飞后就进入到那些没用的中断中，比如interrupt void ILLEGAL_ISR(void)或interrupt voidPDPINTB_ISR(void) // EV-B。引起跑飞的原因很奇怪，比如变量定义，当定义为uns ......; woheng425 微控制器 MCU

请教，5V电路加负载后电压就回落: 按如下面电路图做的板子，输入的12V电池供电，空载输出电压正常，加上负载电压就回落到3V以下是哪里有问题吗 603152 ...; Knight97538 电源技术

手机无线芯片出货量放缓但前景可期

　　市场研究集团Forward Concepts通过对WSTS的最新半导体出货量统计数据进行分析，认为尽管出现了手机芯片的出货量放缓现象，但对统计的数据表示质疑。　　手机专用DSP和RISC芯片的五月份出货量比四月份增加了8%，从去年五月份累计增长率为47%。　　Forward Concepts的总裁Will Strauss同时也指出，WSTS的报告称用于无线设备的DSP五月份出货量比四...[详细]
UHF RFID标签电路设计

　　射频识别(RFID)市场出现强劲增长，2004年其销售额高达17亿美元，2008年预计将达到59亿美元。这种激增的需求受到来自下一代RFID系统的带动，下一代系统将会提供非视距的可读性、改进的安全性，并可以重新配置产品信息。这些应用包括了库存跟踪、处方用药跟踪和认证、汽车安全钥匙，以及安全设施的门禁控制等。在很多以前的出版物中可以找到有关RFID应用与发展良机的细节。这些功能将可能通过EPC...[详细]
欲攻手机芯片市场破除高通垄断成关键

　　2006年，英特尔在耗费了6年的时间和约50亿美元的资金投入后，最终放弃了手机芯片市场。时隔两年，英特尔缩小了PC芯片，使手持机具有可以与PC相媲美的处理能力，一款名为凌动的芯片成为英特尔重返手机市场的最新一次尝试。　　成功打造了PC产业链的英特尔，在这样短的时间内做出如此重大的战略转变，足以说明手机市场对其巨大的吸引力。那么，英特尔重返手机芯片市场的深刻内涵是什么？它又能否重新锻造出...[详细]
欲攻手机芯片市场破除高通垄断成关键

　　2006年，英特尔在耗费了6年的时间和约50亿美元的资金投入后，最终放弃了手机芯片市场。时隔两年，英特尔缩小了PC芯片，使手持机具有可以与PC相媲美的处理能力，一款名为凌动的芯片成为英特尔重返手机市场的最新一次尝试。　　成功打造了PC产业链的英特尔，在这样短的时间内做出如此重大的战略转变，足以说明手机市场对其巨大的吸引力。那么，英特尔重返手机芯片市场的深刻内涵是什么？它又能否重新锻造出...[详细]
设计工程师们缔造医学奇迹

　　伊拉克战场退伍的老兵因为战场路边的手雷炸丢了手臂, 他们期盼着能像正常人一样行动；中风患者期望麻痹的肢体能再次复员；外科医生试图找到安全的办法来给活人的心脏实施手术…… 　　设计工程师们同医学专家合作, 使用尖端的运动系统共同设计解决这些难题的方法。例如约翰霍普金斯大学的工程设计师们正在进行领先世界的仿生手臂的研究。　　在马萨诸塞州，两位年轻的麻省理工毕业的工程师设计了一种马达支架能够让中风...[详细]
计算机断层扫描(CT)

　　医疗成像领域正在发生日新月异的变化。计算机断层扫描可帮助患者进行成像检查。ST 提供从分立器件到32位数字处理器及存储器的广泛产品组合，可进一步加强计算机断层扫描应用。以下结构方块图可帮助您在众多推荐的适用产品中进行选择。 ...[详细]
数字信号处理（DSP ）系统测试和调试2

　　JTAG 技术简介　　收缩技术(shrinking technology)的一个劣势在于，测试小型器件的复杂程度急剧升高。当电路板面积较大时，板的测试是通过采用钉床等技术来进行的。这种技术采用小型弹簧式测试探针来和板底部的焊盘进行连接。这种测试方案是定制的，不仅成本太高，而且效率低下，而且在设计完成之前很多测试都无法进行。　　随着电路板面积的缩小，以及表面贴装技术的改进，钉床测试的问题不...[详细]
AMD换帅Meyer接替鲁毅智担任CEO

　　人一直在猜想鲁毅智会在AMD首席执行官的位子上坐多久，现在他们终于在7月17日得到答案了。AMD在那一天宣布，公司首席运营官Dirk Meyer接替鲁毅智出任新首席执行官。　　鲁毅智带领AMD对英特尔发起了猛烈的攻击，在新世纪之初凭借Opteron服务器平台和Athlon电脑芯片夺回了不少市场份额。但是那是因为AMD早在鲁毅智加盟之前就已经打好了基础。 Opteron和Athlon芯片采...[详细]
台湾松绑半导体面板赴大陆投资延后至9月

　　据我国台湾媒体报道，原定于8月松绑的台湾半导体及面板前端行业赴大陆投资政策将延后，“应该在9月可以松绑”。　　中国台湾“经济部”原定于8月松绑包括半导体晶圆厂、面板前端、石化等几个重要产业的赴大陆投资政策的限制，目前这一计划面临暂缓。“经济部长”尹启铭近日表示，经过评估与考虑，台湾当局决定暂缓这项计划，至于延后时间，“应该在9月可以松绑”。　　马英九近日表示，台湾开放12寸晶圆厂制造...[详细]
专访Cadence CEO Fister：商业就像自行车赛

　　“工程师是最终决策的源泉，客户是验证、测试的角色。”Cadence总裁兼首席执行官Michaelj.Fister日前在接受电子工程世界采访时这样描述。　　然而无论电气工程师还是化学工程师，设计都是其重中之重。设计中除了需要高性能计算机、高水平的工程师外，更需要的是自动化，因为自动化可以使设计师们的工作充满了乐趣、更富有意义。　　而这些充满意义的工作背后都会有一些鲜为人知的故事——那些...[详细]
内镜超声——创伤最低的检测肺癌手段

　　内镜超声是一种创伤最低的检测肺癌的手段——通过将一个顶部带有摄像头的探头插入食道即可准确、安全的判定肺部肿块的良恶性情况。美国杜克大学医学中心的胃肠病学专家在评估了18例临床内镜超声检查结果后得出结论：内镜超声应被作为评估疑似恶性肿块的常规检查手段。研究者们在报告中称，如果超声内镜检查能在临床上得以广泛使用，则近三分之一的疑似肺癌的病人将无须再进行其它的创伤更大的检查即可判定肿瘤的...[详细]
英特尔彰显进嵌入式雄心签合作备忘录

　　英特尔(中国)有限公司和盛博科技嵌入式计算机有限公司(盛博科技)近日在上海英特尔信息技术峰会期间签署战略合作备忘录，宣布双方将加强合作和创新，发展盛博科技基于英特尔下一代嵌入式计算平台的解决方案在行业中的应用，并促进市场发展和本地标准的制定。双方的创新成果将能进一步满足中国汽车电子、医疗电子、数控系统、轨道交通、电力控制和通信等领域对嵌入式计算日益增长的需求。　　合作中，英特尔将为盛博科...[详细]
Intel与ARM在手持通信设备中的角力

分析：Intel对手持通信设备的策略瞄准了ARM，希望能够给便携设备提供真实的互联网体验。　　Intel手持设备中的x86主要有以下几个卖点: 1. 丰富的互联网体验。现今的手持设备在互联网方面或者经过删减或者是非主流产品，它们剥离Flash和Java流，采用.mobi顶级域名传输适于移动传输的HTML，采用要求更严格的WAP内容编码。 2. 快速移植现有Li nux和W...[详细]
投资大陆芯片虽松绑台芯片巨头观望中

　　据外电报道，虽然台当局计划在8月份起开放岛内厂商在大陆投资生产12英寸晶圆，但以台积电和联华电子为代表的台湾芯片企业，暂时可能还处于观望阶段。　　据该报道称，台湾积体电路制造股份有限公司(简称：台积电)发言人曾晋皓周三表示，虽然此前一项议案将放宽台湾芯片生产商在中国大陆采用的生产技术方面的限制，但台积电未计划立即在大陆设立12英寸芯片厂。该发言人并没有对此做出深入说明。　　另一个台湾...[详细]
基于I2C总线的处理器的联网设计方案

　　随着微控制器的价格越来越低，功能越来越强大，电气设计人员发现在单板和多板系统中都使用多个小型控制器是一种更加经济高效的方法。这种辅助处理器能够减轻主处理器在耗时任务上面的处理开销，例如扫描键盘、显示控制器和电机控制。这些控制器也可以配置为各种各样的专用外设。　　最近，我接受了一项任务：开发一种能够方便地适用于多种应用的接口(软/硬件)，且要符合嵌入式处理器中常用的行业标准。在分析了一些典...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多