电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

XC6204D241DR

产品描述3.3 V FIXED POSITIVE LDO REGULATOR, 0.33 V DROPOUT, PDSO5
产品类别半导体    电源管理   
文件大小1MB,共28页
制造商TOREX(特瑞仕)
官网地址http://www.torex.co.jp/chinese/
下载文档 详细参数 全文预览

XC6204D241DR概述

3.3 V FIXED POSITIVE LDO REGULATOR, 0.33 V DROPOUT, PDSO5

XC6204D241DR规格参数

参数名称属性值
功能数量1
端子数量5
最大输出电流0.1500 A
最大输出电压3.37 V
最小输出电压3.23 V
最大输入电压10 V
最小输入电压2 V
加工封装描述ROHS COMPLIANT, SOT-25, 5 PIN
状态CONSULT MFR
工艺CMOS
包装形状矩形的
包装尺寸SMALL OUTLINE, 低 PROFILE, SHRINK PITCH
表面贴装Yes
端子形式GULL WING
端子间距0.9500 mm
端子位置
包装材料塑料/环氧树脂
最大电压差0.3300 V
调节类型固定正电压低压差线性稳压器稳压器
额定输出电压3.3 V

文档预览

下载PDF文档
03S_04XC6204 02.9.12 2:57 PM ページ 257
Series
(Can be used with low ESR Capacitor Compatible. ON-OFF Switch) High Speed LDO Regulators
NCMOS
Low Power Consumption
NDropout
Voltage
: 60mV @ 30mA,
200mV @ 100mA
NMaximum
Output Current
NHighly
Accurate
: 150mA
: ± 2%
■Applications
GMobile
phones
GCordless
phones
GCameras,
video recorders
GPortable
games
GPortable
AV equipment
GReference
voltage
GBattery
powered equipment
3
NOutput
Voltage Range : 1.8V ~ 6.0V
NLow
ESR capacitor compatible
■General Description
The XC6204 series are highly precise, low noise, positive voltage LDO
regulators manufactured using CMOS processes. The series achieves
high ripple rejection and low dropout and consists of a standard voltage
source, an error correction, current limiter and a phase compensation
circuit plus a driver transistor.
Output voltage is selectable in 50mV increments within a range of 1.8V ~
6.0V.
The series is also compatible with low ESR ceramic capacitors which
give added output stability. This stability can be maintained even during
load fluctuations due to the excellent transient response of the series.
The current limiter's foldback circuit also operates as a short protect for
the output current limiter and the output pin.
The CE function enables the output to be turned off, resulting in greatly
reduced power consumption.
■Features
Maximum Output Current
:
Dropout Voltage
:
Maximum Operating Voltage
:
Output Voltage Range
:
Highly Accurate
:
Low Power Consumption
:
Standby Current
High Ripple Rejection
Low Output Noise
150mA
200mV (I
OUT
= 100mA)
10V
1.8V ~ 6.0V in 50mV increments
± 2%
TYP 70µA
: less than 0.1µA
: 70dB (10 kHz)
: 30µVrms
Operational Temperature Range
: -40°C ~ +85°C
Low ESR Capacitor Compatible
: Ceramic capacitor
■Typical Application Circuit
V
IN
V
OUT
CE
V
SS
C
IN
0.1µF
C
L
1µF
■Typical Performance
Characteristic
XC6204x302
90
80
70
60
50
40
30
20
10
0
0.1
1
10
100
Ripple Frequency:f (kHz)
1000
V
IN
=4.0V
DC
+0.5Vp-p
AC
I
OUT
=50mA, C
L
=1.0µF(ceramic)
Ripple Rejection Rate:RR (dB)
257
电子设计竞赛常用电路模块制作
本帖最后由 paulhyde 于 2014-9-15 03:09 编辑 电子设计竞赛常用电路模块制作 152785152786152787 152788 ...
qwqwqw2088 电子竞赛
【工程源码】基于FPGA的贪吃蛇移植
此程序是将AC6102的贪吃蛇移植到AC620上进行显示,TFT屏显示,矩阵按键进行控制,开发过程中遇到了点问题,着实苦恼,后来对源代码进行了仿真,才发现原来是矩阵按键的键盘值会一直保持不变,而 ......
小梅哥 FPGA/CPLD
数字安防应用细分催熟产业链
据专业研究机构分析,随着科技不断进步,安防行业领域不断扩大。报警运营、中介、资讯等专业化服务开始起步,产品种类不断丰富,发展到了视频监控、出 入口控制、入侵报警、防爆安检等十几个 ......
clj2004000 工业自动化与控制
【Perf-V评测】总结
本帖最后由 eew_3sqZMg 于 2021-3-16 16:31 编辑 澎峰FPGA开发板拿到手已经两个多月了,在这两个月的时间里,逐渐熟悉了VIVADO的开发环境和开发方法,基本熟悉了开发流程。但也相信,这些 ......
eew_3sqZMg FPGA/CPLD
如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期后循序输出。请问这个该如何设计?谢谢!...
eeleader-mcu FPGA/CPLD
嵌入式
最近听说嵌入式很热。。。但一直搞不清嵌入式是干啥的?好像有ARM方向,linux方向等等,如果想接触进入这个行业,作为一名本科生,可以从哪些方面学习入手?请各位指点...
lindandaixu ARM技术

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1043  1531  1936  77  2111  36  54  49  22  19 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved