电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CDP1882CE

产品描述HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDIP18, PLASTIC, DIP-18
产品类别逻辑    逻辑   
文件大小48KB,共8页
制造商Renesas(瑞萨电子)
官网地址https://www.renesas.com/
下载文档 详细参数 选型对比 全文预览

CDP1882CE概述

HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDIP18, PLASTIC, DIP-18

CDP1882CE规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Renesas(瑞萨电子)
零件包装代码DIP
包装说明PLASTIC, DIP-18
针数18
Reach Compliance Codenot_compliant
JESD-30 代码R-PDIP-T18
JESD-609代码e0
长度21.91 mm
逻辑集成电路类型D LATCH
位数6
功能数量1
端子数量18
最高工作温度85 °C
最低工作温度-40 °C
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装等效代码DIP18,.3
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
电源5 V
传播延迟(tpd)175 ns
认证状态Not Qualified
座面最大高度5.33 mm
最大供电电压 (Vsup)6.5 V
最小供电电压 (Vsup)4 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级INDUSTRIAL
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
触发器类型HIGH LEVEL
宽度7.62 mm

文档预览

下载PDF文档
CDP1881C,
CDP1882, CDP1882C
March 1997
CMOS 6-Bit Latch
and Decoder Memory Interfaces
Description
The CDP1881C, CDP1882 and CDP1882C are CMOS 6-bit
memory latch and decoder circuits intended for use in
CDP1800 series microprocessor systems. They can inter-
face directly with the multiplexed address bus of this system
at maximum clock frequency, and up to four 4K x 8-bit mem-
ories to provide a 16K byte memory system. With four 2K x
8-bit memories an 8K byte system can be decoded.
The devices are also compatible with non-multiplexed
address bus microprocessors. By connecting the clock input
to V
DD
, the latches are in the data-following mode and the
decoded outputs can be used in general purpose memory-
system applications.
The CDP1881C, CDP1882 and CDP1882C are intended for
use with 2K or 4K byte RAMs and are identical except that in
the CDP1882 MWR and MRD are excluded.
The CDP1882 is functionally identical to the CDP1882C. It
differs in that the CDP1882 has recommended operating
voltage range of 4V to 10.5V and the C version has a recom-
mended operating voltage range of 4V to 6.5V.
The CDP1881C, CDP1882 and CDP1882C are supplied in
20 lead and 18 lead packages, respectively. The
CDP1881C is supplied only in a dual-in-line plastic pack-
age (E suffix). The CDP1882 is supplied in dual-in-line,
hermetic side-brazed ceramic (D suffix) and in plastic (E
suffix) packages.
Features
• Performs Memory Address Latch and Decoder
Functions Multiplexed or Non-Multiplexed
• Decodes Up to 16K Bytes of Memory
• Interfaces Directly with CDP1800-Series Microproces-
sors at Maximum Clock Frequency
• Can Replace CDP1866 and CDP1867 (Upward Speed
and Function Capability)
Ordering Information
TEMP.
RANGE
(
o
C)
-40 to +85
-40 to +85
-40 to +85
-40 to +85
PKG.
NO.
E20.3
E18.3
E18.3
D18.3
PACKAGE
PDIP
PDIP
PDIP
Burn-In
SBDIP
5V
CDP1881CE
CDP1882CE
CDP1882CEX
-
10V
-
-
-
CDP1882D
Pinouts
CDP1881C
(PDIP)
TOP VIEW
CDP1882, CDP1882C
(PDIP, CERDIP)
TOP VIEW
CLOCK
MA5
MA4
MA3
MA2
MA1
MA0
MRD
MWR
V
SS
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DD
A8
A9
A10
A11
CS0
CS1
CS2
CS3
CE
CLOCK
MA5
MA4
MA3
MA2
MA1
MA0
CE
V
SS
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
V
DD
A8
A9
A10
A11
CS0
CS1
CS2
CS3
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.
http://www.intersil.com or 407-727-9207
|
Copyright
©
Intersil Corporation 1999
File Number
1367.2
4-1

CDP1882CE相似产品对比

CDP1882CE CDP1882CEX CDP1882D
描述 HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDIP18, PLASTIC, DIP-18 HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDIP18, PLASTIC, DIP-18 1800 SERIES, HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, CDIP18
是否Rohs认证 不符合 不符合 不符合
厂商名称 Renesas(瑞萨电子) Renesas(瑞萨电子) Renesas(瑞萨电子)
零件包装代码 DIP DIP DIP
包装说明 PLASTIC, DIP-18 PLASTIC, DIP-18 SIDE BRAZED, CERAMIC, DIP-18
针数 18 18 18
Reach Compliance Code not_compliant not_compliant not_compliant
JESD-30 代码 R-PDIP-T18 R-PDIP-T18 R-CDIP-T18
JESD-609代码 e0 e0 e0
逻辑集成电路类型 D LATCH D LATCH D LATCH
位数 6 6 6
功能数量 1 1 1
端子数量 18 18 18
最高工作温度 85 °C 85 °C 85 °C
最低工作温度 -40 °C -40 °C -40 °C
输出极性 TRUE TRUE TRUE
封装主体材料 PLASTIC/EPOXY PLASTIC/EPOXY CERAMIC, METAL-SEALED COFIRED
封装代码 DIP DIP DIP
封装等效代码 DIP18,.3 DIP18,.3 DIP18,.3
封装形状 RECTANGULAR RECTANGULAR RECTANGULAR
封装形式 IN-LINE IN-LINE IN-LINE
峰值回流温度(摄氏度) NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED
电源 5 V 5 V 5/10 V
传播延迟(tpd) 175 ns 175 ns 125 ns
认证状态 Not Qualified Not Qualified Not Qualified
最大供电电压 (Vsup) 6.5 V 6.5 V 10.5 V
最小供电电压 (Vsup) 4 V 4 V 4 V
标称供电电压 (Vsup) 5 V 5 V 10 V
表面贴装 NO NO NO
技术 CMOS CMOS CMOS
温度等级 INDUSTRIAL INDUSTRIAL INDUSTRIAL
端子面层 Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb) Tin/Lead (Sn/Pb)
端子形式 THROUGH-HOLE THROUGH-HOLE THROUGH-HOLE
端子节距 2.54 mm 2.54 mm 2.54 mm
端子位置 DUAL DUAL DUAL
处于峰值回流温度下的最长时间 NOT SPECIFIED NOT SPECIFIED NOT SPECIFIED
触发器类型 HIGH LEVEL HIGH LEVEL HIGH LEVEL
长度 21.91 mm 21.91 mm -
座面最大高度 5.33 mm 5.33 mm -
宽度 7.62 mm 7.62 mm -
急啊,在mc9s12dg128芯片AD问题
我们把AD都做好了,程序也写好了,但是每次读结果状态寄存器的值后,状态寄存器 的值没有改变,这是为什么呀?...
mic198 嵌入式系统
逆变电源 不间断电源设计
本帖最后由 paulhyde 于 2014-9-15 02:53 编辑 逆变电源和不间断电源设计,有没有大神能够指导分享的,万分感谢! ...
singer993 电子竞赛
超高频RFID读卡一体机
好了就这样吧,期待能用上吧,实在不行要上公司的AP-Module了。...
lyzhangxiang DSP 与 ARM 处理器
EEWORLD大学堂----Arria 10 FPGA与SoC收发器性能
Arria 10 FPGA与SoC收发器性能:https://training.eeworld.com.cn/course/2103Arria 10 FPGA与SoC收发器性能...
chenyy FPGA/CPLD
zigbee路由协议
想对zigbee本身路由协议进行入进设计 ,由于 刚刚接触这个,什么都不太懂,请问本身的路由协议可以在哪弄到?:)...
zigbeekkk123 无线连接
软件编程和电源设计两个都想搞
小生就职于某公司,做的是电源监控工程师的活。尚处实习阶段,主要工作是配合电源工程师设计软件方面的控制,如MCU的选型,外围电路的设计,程序编写等。 眼下对我的职业规划有点困惑, ......
xiarilianggeng 电源技术

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1008  517  647  2035  1991  29  24  3  2  31 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved