电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

DLPSLDM-400

产品描述Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP15, 0.250 INCH HEIGHT, PLASTIC, MODULE, DIP-30/15
产品类别逻辑    逻辑   
文件大小153KB,共2页
制造商Engineered Components Co
下载文档 详细参数 全文预览

DLPSLDM-400概述

Active Delay Line, 1-Func, 10-Tap, True Output, TTL, PDIP15, 0.250 INCH HEIGHT, PLASTIC, MODULE, DIP-30/15

DLPSLDM-400规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Engineered Components Co
零件包装代码DIP
包装说明DIP, DIP30,.3
针数30/15
Reach Compliance Codeunknown
其他特性BURNED-IN TO LEVEL B OF MIL-STD-883; TYP. ICC = 32MA MAX RISE TIME CAPTURED
系列LS
JESD-30 代码R-PDIP-T15
JESD-609代码e0
长度40.64 mm
逻辑集成电路类型ACTIVE DELAY LINE
功能数量1
抽头/阶步数10
端子数量15
最高工作温度70 °C
最低工作温度
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码DIP
封装等效代码DIP30,.3
封装形状RECTANGULAR
封装形式IN-LINE
电源5 V
可编程延迟线NO
Prop。Delay @ Nom-Sup400 ns
认证状态Not Qualified
座面最大高度6.35 mm
最大供电电压 (Vsup)5.25 V
最小供电电压 (Vsup)4.75 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术TTL
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
总延迟标称(td)400 ns
宽度7.62 mm

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 75  236  1382  1452  1522 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved