UV PLD, 25ns, CMOS, CDIP20, WINDOWED, 0.300 INCH, CERAMIC, DIP-20
参数名称 | 属性值 |
厂商名称 | Altera (Intel) |
零件包装代码 | DIP |
包装说明 | WDIP, |
针数 | 20 |
Reach Compliance Code | unknown |
其他特性 | 8 MACROCELLS; SHARED INPUT/CLOCK |
最大时钟频率 | 58.8 MHz |
JESD-30 代码 | R-GDIP-T20 |
长度 | 24.003 mm |
专用输入次数 | 9 |
I/O 线路数量 | 8 |
端子数量 | 20 |
最高工作温度 | 85 °C |
最低工作温度 | -40 °C |
组织 | 9 DEDICATED INPUTS, 8 I/O |
输出函数 | MACROCELL |
封装主体材料 | CERAMIC, GLASS-SEALED |
封装代码 | WDIP |
封装形状 | RECTANGULAR |
封装形式 | IN-LINE, WINDOW |
可编程逻辑类型 | UV PLD |
传播延迟 | 25 ns |
认证状态 | Not Qualified |
座面最大高度 | 4.826 mm |
最大供电电压 | 5.5 V |
最小供电电压 | 4.5 V |
标称供电电压 | 5 V |
表面贴装 | NO |
技术 | CMOS |
温度等级 | INDUSTRIAL |
端子形式 | THROUGH-HOLE |
端子节距 | 2.54 mm |
端子位置 | DUAL |
宽度 | 7.62 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved