电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CMRD-67132V-55:D

产品描述Dual-Port SRAM, 2KX8, 55ns, CMOS, CQFP64,
产品类别存储    存储   
文件大小911KB,共15页
制造商TEMIC
官网地址http://www.temic.de/
下载文档 详细参数 全文预览

CMRD-67132V-55:D概述

Dual-Port SRAM, 2KX8, 55ns, CMOS, CQFP64,

CMRD-67132V-55:D规格参数

参数名称属性值
厂商名称TEMIC
Reach Compliance Codeunknown
最长访问时间55 ns
JESD-30 代码S-CQFP-F64
内存密度16384 bit
内存集成电路类型DUAL-PORT SRAM
内存宽度8
功能数量1
端口数量2
端子数量64
字数2048 words
字数代码2000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织2KX8
输出特性3-STATE
可输出YES
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装形状SQUARE
封装形式FLATPACK
并行/串行PARALLEL
认证状态Not Qualified
最小待机电流2 V
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子形式FLAT
端子位置QUAD
【TI毫米波雷达测评】人体位置检测
IWR1443BOOST开箱测试:https://bbs.eeworld.com.cn/thread-1101610-1-1.html SDK及例程下载:https://bbs.eeworld.com.cn/thread-1102315-1-1.html XWR14XX 数据路径:https://bbs.eewor ......
a736015 TI技术论坛
FPGA的时钟脚分配以及时钟网络的疑惑
在调Cyclone V的ddr3硬核的时候,里面给ddr3的本地时钟管脚分配时必须要和别的硬核功能管脚在同一个bank,否则编译不通过。 但是我采用的FPGA时钟信号在另一个bank。后来发现在管脚分配(pin pl ......
robertslyh FPGA/CPLD
Multisim8 使用手册
Multisim8 使用手册...
james_zhangwk 单片机
程序中的,位变量居然赋值是字节,好奇怪,能解释一下吗
sbit MOSIO = P3^4;MOSIO =0xff >> 7 我很奇怪,MOSIO是一个位变量,但是BT3右移7位,本身是一字节,怎么可以把BT3移位后赋值给MOSIO ...
新手小黑 51单片机
Wince下资源出售
X86架构BSP(AMD、VIA芯片组等) S3C2410BSP、原理图、PCB等 ...
zhuweibing 嵌入式系统
WEBENCH,网页怎么打不开啊
WEBENCH做了个设计,准备提交,发现需要选择文件,生成原理图,但生成几次,都有错误。后来,卡在一个地方半天。重新做一次吧。结果。 点击“2、进入WEBENCH设计页面进行设计”链接,出现,网 ......
ienglgge 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 744  1118  1897  864  1063  15  23  39  18  22 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved