电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

HYM572A214ASLTFG-60

产品描述EDO DRAM Module, 2MX72, 60ns, CMOS, DIMM-168
产品类别存储    存储   
文件大小320KB,共11页
制造商SK Hynix(海力士)
官网地址http://www.hynix.com/eng/
下载文档 详细参数 全文预览

HYM572A214ASLTFG-60概述

EDO DRAM Module, 2MX72, 60ns, CMOS, DIMM-168

HYM572A214ASLTFG-60规格参数

参数名称属性值
厂商名称SK Hynix(海力士)
零件包装代码DIMM
包装说明DIMM, DIMM168
针数168
Reach Compliance Codecompliant
ECCN代码EAR99
访问模式FAST PAGE WITH EDO
最长访问时间60 ns
其他特性RAS ONLY/CAS BEFORE RAS/HIDDEN/SELF REFRESH
备用内存宽度32
I/O 类型COMMON
JESD-30 代码R-XDMA-N168
内存密度150994944 bit
内存集成电路类型EDO DRAM MODULE
内存宽度72
功能数量1
端口数量1
端子数量168
字数2097152 words
字数代码2000000
工作模式ASYNCHRONOUS
最高工作温度70 °C
最低工作温度
组织2MX72
输出特性3-STATE
封装主体材料UNSPECIFIED
封装代码DIMM
封装等效代码DIMM168
封装形状RECTANGULAR
封装形式MICROELECTRONIC ASSEMBLY
电源5 V
认证状态Not Qualified
刷新周期2048
座面最大高度25.4 mm
自我刷新YES
最大待机电流0.0027 A
最大压摆率1.08 mA
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装NO
技术CMOS
温度等级COMMERCIAL
端子形式NO LEAD
端子节距1.27 mm
端子位置DUAL
s3c2440 USBD中断如何产生
s3c2440(s3c2410 s3c2443等也一样) 中断控制里有个INT_USBD中断正常情况下,USB插入后会产生这个中断,这个中断是判断什么而产生的呢?看了一下 文档里没有写的很详细的,有了解的人吗?...
laopo163 嵌入式系统
初学求教OSTimeDly(1);关于延时方面的问题
初学ucos,一直摸不到门道,不知道如何学好,学习了一周了一直没有什么进展,尽管也理解了一些东西,但是一直不明白ucos是怎样来调度任务,就拿我刚下载的一个移植程序来说吧,一直不懂任务怎么跑的,还请万能的论坛能帮帮我,有那位朋友有ucos群的能不能方便让小弟加进去,如果有那位高手有时间,请给我指点迷津吧!小弟不剩感激。小弟QQ373163932,希望高手指导,如果出现OSTimeDly(1);是否...
longbiao831 嵌入式系统
R7F0C80212套件试用之开发环境搭建1---cubesuite+软件安装
在这次活动中,我非常幸运地获得了R7F0C80212开发套件,但由于手上项目工作繁忙,一直没能腾出时间来仔细的评估一下R7F0C80212。现在工作缓和了些,休息时间可以试试R7F0C80212了。R7F0C80212开发套件的图就不上了,直接开始。玩转一个MCU,首先要有开发环境。瑞萨的cubesuite+还是很容易上手的。首先,如果不是网络不方便的话,还是从瑞萨的官网下载cubesuite+,...
yang_alex 瑞萨电子MCU
连续调制模式功率因数校正器的设计
传统的从220V交流电网通过不控整流获取直流电压的方法在电力电子技术中取得了极为广泛的应用,其优点在于结构简单、成本低、可靠性高。但这种不控整流使得输入电流波形发生严重畸变,呈位于电压峰值附近的脉冲状,其中含有大量的谐波成分。一方面对电网造成严重的污染,干扰其他电子设备的正常工作;另一方面也大大降低了整个电路的功率因数,通常仅能达到0.5~0.7。解决这一问题的办法就是对电流脉冲的高度进行抑制,使...
zbz0529 电源技术
Quartues 2 仿真teshbench竟然出现了问题
在QUARYUS2 -TOOL-RUN EDA SIMULATION TOOL 后 运行ModelSim 6.5出现如下报错。希望高手指教。Q385157936For example,ModelSim may displaythe following error message:# ** Error: (vsim-19) Failed to access library 'work' at "wo...
lvben5d FPGA/CPLD
planahead中ip核生成时的warning如何去掉
我在planahead中产生ip核时总会有个warning去不掉如下[sim 0] Verilog simulation file type 'Behavioral' is not valid for this core. Overriding with simulation file type 'Structural'.:Cry::Cry::Cry:这是咋回事?急求解决...
weibyboy FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 217  446  739  891  1431 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved